altera公司的40-gbps以太网（40gbe）和100-gbps以太网（100gbe）知识产权（ip）内核芯片能够高效的构建需要大吞吐量标准以太网连接的系统，包括，芯片至光模块、芯片至芯片以及背板应用等。介质访问控制（mac）和物理编码子层以及物理介质附加（pcs+pma）子层ip内核符合ieee 802.3ba?-2010标准要求，降低用户在altera 28-nm stratix? v fpga和40-nm stratix iv fpga中集成40gbe和100gbe连接的设计复杂度。
企业和产品市场副总裁vince hu评论说：“越来越多的系统设计使用高速以太网——不仅仅是局域网附加子层，而且还有系统内部互联，因此，包括40gbe/100gbe mac和pcs+pma层在内的子系统ip成为系统设计团队工具包的关键组成。这些内核针对altera开发套件和altera quartus? ii 软件12.0集成进行优化，适用于在stratix iv和stratix v fpga中开发高性能、低成本子系统ip。”
通过这一开发，altera支持40gbe/100gbe系统级吞吐量，提高fpga设计人员的设计抽象级，同时提升设计团队的效能。40gbe以及100gbe mac和phy ip内核提供的接口包括一个基于数据包的通道，与前一代以太网系统在逻辑上兼容。数据速率高达28.05 gbps和14.1 gbps，并且具有收发器的altera stratix v gt和gx fpga，以及数据速率达到11.3 gbps的stratix iv gt fpga都支持这些内核。stratix fpga结合了高密度、高性能以及丰富的特性，支持用户集成更多的功能，提高系统带宽。