参数资料
型号: S1C17554B00E10H
元件分类: 微控制器/微处理器
英文描述: 16-BIT, FLASH, 24 MHz, RISC MICROCONTROLLER, PBGA48
封装: 3.137 X 3.137 MM, 0.72 MM HEIGHT, 0.40 MM PITCH, WCSP-48
文件页数: 66/318页
文件大小: 2643K
代理商: S1C17554B00E10H
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页当前第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页
16 SPI
16-6
Seiko Epson Corporation
S1C17554/564 TECHNICAL MANUAL
Control Register Details
16.7
7.1 List of SPI Registers
Table 16.
Address
Register name
Function
0x4320
SPI_ST0
SPI Ch.0 Status Register
Indicates transfer and buffer statuses.
0x4322
SPI_TXD0
SPI Ch.0 Transmit Data Register
Transmit data
0x4324
SPI_RXD0
SPI Ch.0 Receive Data Register
Receive data
0x4326
SPI_CTL0
SPI Ch.0 Control Register
Sets the SPI mode and enables data transfer.
0x4380
SPI_ST1
SPI Ch.1 Status Register
Indicates transfer and buffer statuses.
0x4382
SPI_TXD1
SPI Ch.1 Transmit Data Register
Transmit data
0x4384
SPI_RXD1
SPI Ch.1 Receive Data Register
Receive data
0x4386
SPI_CTL1
SPI Ch.1 Control Register
Sets the SPI mode and enables data transfer.
0x43a0
SPI_ST2
SPI Ch.2 Status Register
Indicates transfer and buffer statuses.
0x43a2
SPI_TXD2
SPI Ch.2 Transmit Data Register
Transmit data
0x43a4
SPI_RXD2
SPI Ch.2 Receive Data Register
Receive data
0x43a6
SPI_CTL2
SPI Ch.2 Control Register
Sets the SPI mode and enables data transfer.
The SPI registers are described in detail below. These are 16-bit registers.
Note: When data is written to the registers, the “Reserved” bits must always be written as 0 and not 1.
SPI Ch.x Status Registers (SPI_STx)
Register name Address
Bit
Name
Function
Setting
Init. R/W
Remarks
SPI Ch.x Status
Register
(SPI_STx)
0x4320
0x4380
0x43a0
(16 bits)
D15–3 –
reserved
0 when being read.
D2
SPBSY
Transfer busy flag (master)
1 Busy
0 Idle
0
R
ss signal low flag (slave)
1 ss = L
0 ss = H
D1
SPRBF
Receive data buffer full flag
1 Full
0 Not full
0
R
D0
SPTBE
Transmit data buffer empty flag
1 Empty
0 Not empty
1
R
D[15:3]
Reserved
D2
SPBSY: Transfer Busy Flag Bit (Master Mode)/ss Signal Low Flag Bit (Slave Mode)
Master mode
Indicates the SPI transfer status.
1 (R):
Operating
0 (R):
Standby (default)
SPBSY is set to 1 when the SPI starts data transfer in master mode and is maintained at 1 while transfer
is underway. It is cleared to 0 once the transfer is complete.
Slave mode
Indicates the slave selection (#SPISSx) signal status.
1 (R):
Low level (this SPI is selected)
0 (R):
High level (this SPI is not selected) (default)
SPBSY is set to 1 when the master device asserts the #SPISSx signal to select this SPI module (slave
device). It is returned to 0 when the master device clears the SPI module selection by negating the
#SPISSx signal.
D1
SPRBF: Receive Data Buffer Full Flag Bit
Indicates the receive data buffer status.
1 (R):
Data full
0 (R):
No data (default)
SPRBF is set to 1 when data received in the shift register is sent to the receive data buffer (when receiv-
ing is completed), indicating that the data can be read. It reverts to 0 once the buffer data is read from
the SPI_RXDx register.
相关PDF资料
PDF描述
S1C17554B00E10M 16-BIT, FLASH, 24 MHz, RISC MICROCONTROLLER, PBGA48
S1C17554B00E10P 16-BIT, FLASH, 24 MHz, RISC MICROCONTROLLER, PBGA48
S1C17554B00E10R 16-BIT, FLASH, 24 MHz, RISC MICROCONTROLLER, PBGA48
S1C17554D00E10E 16-BIT, FLASH, 24 MHz, RISC MICROCONTROLLER, UUC
S1C17554D00E10F 16-BIT, FLASH, 24 MHz, RISC MICROCONTROLLER, UUC
相关代理商/技术参数
参数描述
S1C17555 制造商:EPSON 制造商全称:EPSON 功能描述:16-bit Single Chip Microcontroller
S1C17564 制造商:EPSON 制造商全称:EPSON 功能描述:16-bit Single Chip Microcontroller
S1C17564D111000 制造商:Epson Electronics America Inc 功能描述:16-bit, 128KB Flash (OSC3 = Ceramic)
S1C17564F111100 功能描述:显示驱动器和控制器 16-bit, 128KB Flash RoHS:否 制造商:Panasonic Electronic Components 工作电源电压:2.7 V to 5.5 V 最大工作温度: 安装风格:SMD/SMT 封装 / 箱体:QFN-44 封装:Reel
S1C17565 制造商:EPSON 制造商全称:EPSON 功能描述:16-bit Single Chip Microcontroller