DCE925和CDCEL925模块化PLL-based低成本、高性能、可编程时钟合成器,乘数、分规。他们产生五从单个输入输出时钟频率。每个输出可以为任何程序在系统时钟频率230 MHz,使用两个独立的可配置的锁相环。

CDCEx925有一个单独的输出供应销,CDCEL925 VDDOUT,1.8 V和2.5 V至3.3 V CDCE925。

输入接受外部晶体或LVCMOS时钟信号。晶体的输入,一个芯片上的负载电容对大多数应用程序来说是足够的。负载电容的值从0可编程pF 20 pF。此外,一个芯片上的VCXO是可选择的,允许外部控制信号的输出频率的同步,也就是说,PWM信号。

深M / N分频器比允许代zero-ppm音频/视频、网络(WLAN、蓝牙、以太网、GPS)或接口(IEEE1394,USB记忆棒)从27 mhz的老古董参考输入时钟频率,例如。

所有锁相环支持SSC(扩频通信时钟)。SSC center-spread或down-spread孵蛋的,这是一种常见的技术,以减少电磁干扰(EMI)。

基于锁相环频率和分频器设置,内部回路滤波器组件会自动调整以获得高稳定性和优化抖动每个锁相环的传输特性。

设备支持的非易失性eepm编程易于定制的设备的应用程序。预设是一个工厂默认的配置,可以re-programmed到另一个应用程序配置之前,在PCB或re-programmed在系统编程。所有设备设置通过SDA / sci总线可编程,一个2线串行接口。

3、免费的可编程控制输入,S0,S1和S2,可用于选择不同的频率,或改变的SSC设置降低EMI,或其他控制功能,如输出禁用低,输出在高阻抗状态,断电,锁相环旁路,等等)。

CDCx925在1.8 - v运营环境。它在一个温度范围内运营的-40°C到85°C。