参数资料
型号: TMS320C6454ZTZ
厂商: Texas Instruments, Inc.
元件分类: 数字信号处理
英文描述: Fixed-Point Digital Signal Processor
中文描述: 定点数字信号处理器
文件页数: 220/225页
文件大小: 1663K
代理商: TMS320C6454ZTZ
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页当前第220页第221页第222页第223页第224页第225页
www.ti.com
P
TMS320C6454
Fixed-Point Digital Signal Processor
SPRS311A–APRIL 2006–REVISED DECEMBER 2006
C6454 Revision History (continued)
SEE
ADDITIONS/MODIFICATIONS/DELETIONS
Section 7.7.3
PLL1 Controller Register Descriptions:
Added Values and Descriptions for RATIO bit field in
Table 7-21
, PLL Pre-Divider Control Register (PREDIV)
Field Descriptions
Deleted PLL Controller Divider Registers section
Added new sections for PLL Controller Divider 4 Register and PLL Controller Divider 5 Register
Change RATIO bit field reset to R/W-
3
in
Figure 7-14
, PLL Controller Divider 4 Register (PLLDIV4)
Changed RATIO bit field reset to R/W-
3
in
Figure 7-15
, PLL Controller Divider 5 Register (PLLDIV5)
PLL1 Controller Input and Output Clock Electrical Data/Timing:
Updated
Figure 7-22
, SYSCLK4 Timing
PLL2 and PLL2 Controller:
Updated Notes A and B on
Figure 7-23
, PLL2 Block Diagram
PLL2 Controller Device-Specific Information:
Updated Footnote (1) in
Table 7-31
, PLL2 Clock Frequency Ranges
Internal Clocks and Maximum Operating Frequencies:
Updated paragraphs
PLL2 Controller Input Clock Electrical Data/Timing:
Updated Footnote (3) in
Table 7-39
, Timing Requirements for CLKIN2
DDR2 Memory Controller:
Updated paragraphs
EMIFA Peripheral Register Description(s):
Changed Burst Priority Register acronym to
BURST_PRIO
in
Table 7-41
, EMIFA Registers
EMIFA Electrical Data/Timing:
Updated footnotes for
Table 7-45
,
Table 7-47
and
Figure 7-33
,
Figure 7-36
,
Figure 7-37
, and
Figure 7-38
Updated
Figure 7-34
, Asynchronous Memory Write Timing for EMIFA
HPI Peripheral Register Description(s):
Updated Comments for HPIC in
Table 7-54
, HPI Control Registers
Updated Hex Address and Comments for HPIA registers
Added Footnote (1)
Updated Footnote (2)
HPI Electrical Data/Timing:
Changed Parameter NO. 18 MIN value to
1
ns and Parameter NO. 38 MIN value to
1.1
ns in
Table 7-55
,
Timing Requirements for Host-Port Interface Cycles
Replaced TBD document reference with TMS320C645x DSP Host Port Interface User's Guide (literature
number
SPRU969
) in
Figure 7-44
through
Figure 7-51
McBSP Device-Specific Information:
Added paragraph
McBSP Electrical Data/Timing:
Changed Parameter NO. 4 MAX value to
3.3
ns in
Table 7-60
, Switching Characteristics Over
Recommended Operating Conditions for McBSP
EMAC Device-Specific Information:
Deleted Step 1 and changed setting to
clearing
under
Using the RMII Mode of the EMAC
Moved
Table 7-70
, EMAC/MDIO Multiplexed Pins (MII, RMII, and GMII Modes), under
Interface Mode Select
Added
Interface Mode Clocking
section and paragraphs
EMAC Peripheral Register Description(s):
Corrected Hex Addresses for 02C8 0
0
80 through 02C8 0
0
90 in
Table 7-71
, Ethernet MAC (EMAC) Control
Registers
EMAC MII and GMII Electrical Data/Timing:
Updated
Figure 7-59
, MRCLK Timing (EMAC – Receive) [MII and GMII Operation]
Updated
Figure 7-60
, MTCLK Timing (EMAC – Transmit) [MII and GMII Operation]
Changed
Table 7-77
title to
Switching Characteristics Over Recommended Operating Conditions
for
GMTCLK - GMII Operation
Updated
Figure 7-61
, GMTCLK Timing (EMAC – Transmit) [GMII Operation]
Updated
Figure 7-64
, EMAC Transmit Interface Timing [GMII Operation]
EMAC RMII Electrical Data/Timing:
Added the following tables and figures:
Table 7-82
, Switching Characteristics Over Recommended Operating Conditions for EMAC RMII Transmit
10/100 Mbit/s
Figure 7-66
, EMAC Transmit Interface Timing [RMII Operation]
Table 7-83
, Timing Requirements for EMAC RMII Input Receive for 100 Mbps
Figure 7-67
, EMAC Receive Interface Timing [RMII Operation]
Section 7.7.4
Section 7.8
Section 7.8.1
Section 7.8.1.1
Section 7.8.4
Section 7.9
Section 7.10.2
Section 7.10.3
Section 7.12.2
Section 7.12.3
Section 7.13.1
Section 7.13.2
Section 7.14.1
Section 7.14.2
Section 7.14.3.1
Section 7.14.3.2
Revision History
220
Submit Documentation Feedback
相关PDF资料
PDF描述
TMS320C6454ZTZ7 Fixed-Point Digital Signal Processor
TMS320C6454ZTZ8 Fixed-Point Digital Signal Processor
TMX320C6454GTZ Fixed-Point Digital Signal Processor
TMX320C6454GTZ7 Fixed-Point Digital Signal Processor
TMX320C6454GTZ8 Fixed-Point Digital Signal Processor
相关代理商/技术参数
参数描述
TMS320C6454ZTZ7 制造商:TI 制造商全称:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor
TMS320C6454ZTZ8 制造商:TI 制造商全称:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor
TMS320C6455 制造商:TI 制造商全称:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor
TMS320C6455_07 制造商:TI 制造商全称:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor
TMS320C6455BCTZ 功能描述:数字信号处理器和控制器 - DSP, DSC Fixed-Point Dig Sig Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT