参数资料
型号: TMS320C6454ZTZ
厂商: Texas Instruments, Inc.
元件分类: 数字信号处理
英文描述: Fixed-Point Digital Signal Processor
中文描述: 定点数字信号处理器
文件页数: 79/225页
文件大小: 1663K
代理商: TMS320C6454ZTZ
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页当前第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页
www.ti.com
P
32K bytes
32K bytes
64K bytes
128K bytes
792K bytes
L2 memory
0080 0000h
008C 0000h
008E 0000h
008F 0000h
008F 8000h
0090 0000h
3/4
SRAM
4-way
cache
4-way
cache
SRAM
7/8
4-way
cache
15/16
SRAM
4-way
SRAM
31/32
All
SRAM
000
001
010
011
111
Block base
address
L2 mode bits
TMS320C6454
Fixed-Point Digital Signal Processor
SPRS311A–APRIL 2006–REVISED DECEMBER 2006
The L2 memory configuration for the C6454 device is as follows:
Port 0 configuration:
Memory size is 1048KB
Starting address is 0080 0000h
2-cycle latency
4 × 128-bit bank configuration
Port 1 configuration:
Memory size is 32K bytes (this corresponds to the internal ROM)
Starting address is 0010 0000h
1-cycle latency
1 × 256-bit bank configuration
L2 memory can be configured as all SRAM or as part 4-way set-associative cache. The amount of L2
memory that is configured as cache is controlled through the L2MODE field of the L2 Configuration
Register (L2CFG) of the C64x+ Megamodule.
Figure 5-4
shows the available SRAM/cache configurations
for L2. By default, L2 is configured as all SRAM after device reset.
Figure 5-4. TMS320C6454 L2 Memory Configurations
For more information on the operation L1 and L2 caches, see the
TMS320C64x+ DSP Cache User's
Guide
(literature number
SPRU862
).
All memory on the C6454 has a unique location in the memory map (see
Table 2-2
,
C6454 Memory Map
Summary
).
When accessing the internal ROM of the DSP, the CPU frequency must always be less than 750 MHz.
Therefore, when using a software boot mode, care must be taken such that the CPU frequency does not
exceed 750 MHz at any point during the boot sequence. After the boot sequence has completed, the CPU
frequency can be programmed to the frequency required by the application. For more detailed information
ont he boot modes, see
Section 2.4
,
Boot Sequence
.
Submit Documentation Feedback
C64x+ Megamodule
79
相关PDF资料
PDF描述
TMS320C6454ZTZ7 Fixed-Point Digital Signal Processor
TMS320C6454ZTZ8 Fixed-Point Digital Signal Processor
TMX320C6454GTZ Fixed-Point Digital Signal Processor
TMX320C6454GTZ7 Fixed-Point Digital Signal Processor
TMX320C6454GTZ8 Fixed-Point Digital Signal Processor
相关代理商/技术参数
参数描述
TMS320C6454ZTZ7 制造商:TI 制造商全称:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor
TMS320C6454ZTZ8 制造商:TI 制造商全称:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor
TMS320C6455 制造商:TI 制造商全称:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor
TMS320C6455_07 制造商:TI 制造商全称:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor
TMS320C6455BCTZ 功能描述:数字信号处理器和控制器 - DSP, DSC Fixed-Point Dig Sig Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT