参数资料
| 型号： | XA3SD3400A-4FGG676I |
| 厂商： | Xilinx Inc |
| 文件页数： | 49/58页 |
| 文件大小： | 0K |
| 描述： | SPARTAN-3ADSP FPGA 3400K 676FBGA |
| 产品培训模块： | Extended Spartan 3A FPGA Family |
| 标准包装： | 40 |
| 系列： | Spartan®-3A DSP XA |
| LAB/CLB数： | 5968 |
| 逻辑元件/单元数： | 53712 |
| RAM 位总计： | 2322432 |
| 输入/输出数： | 469 |
| 门数： | 3400000 |
| 电源电压： | 1.14 V ~ 1.26 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 100°C |
| 封装/外壳： | 676-BGA |
| 供应商设备封装： | 676-FBGA（27x27） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页当前第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页
XA Spartan-3A DSP Automotive FPGA Family Data Sheet
DS705 (v2.0) April 18, 2011
Product Specification
53
Serial Peripheral Interface Configuration Timing
X-Ref Target - Figure 14
Figure 14: Waveforms for Serial Peripheral Interface Configuration
Table 53: Timing for Serial Peripheral Interface Configuration Mode
Symbol
Description
Minimum
Maximum
Units
TCCLK1
Initial CCLK clock period
See Table 47
TCCLKn
CCLK clock period after FPGA loads ConfigRate setting
See Table 47
TMINIT
Setup time on VS[2:0] variant-select pins and M[2:0] mode pins before the rising
edge of INIT_B
50
–ns
TINITM
Hold time on VS[2:0] variant-select pins and M[2:0] mode pins after the rising
edge of INIT_B
0
–ns
TCCO
MOSI output valid delay after CCLK falling edge
See Table 51
TDCC
Setup time on DIN data input before CCLK rising edge
See Table 51
TCCD
Hold time on DIN data input after CCLK rising edge
0
–ns
T
DH
T
DSU
Command
(msb)
T
V
T
CSS
<1:1:1>
INIT_B
M[2:0]
T
MINIT
T
INITM
DIN
CCLK
(Input)
T
CCLK
n
T
CCLK1
VS[2:0]
(Input)
New ConfigRate active
Mode input pins M[2:0] and variant select input pins VS[2:0] are sampled when INIT_B
goes High. After this point, input values do not matter until DONE goes High, at which
point these pins become user-I/O pins.
<0:0:1>
Pin initially pulled High by internal pull-up resistor if PUDC_B input is Low.
Pin initially high-impedance (Hi-Z) if PUDC_B input is High. External pull-up resistor required on CSO_B.
T
CCLK1
T
MCCL
n
T
MCCH
n
(Input)
Data
CSO_B
MOSI
T
CCO
T
MCCL1
T
MCCH1
T
DCC
T
CCD
(Input)
PROG_B
PUDC_B
(Input)
PUDC_B must be stable before INIT_B goes High and constant throughout the configuration process.
DS705_14_041311
(Open-Drain)
Shaded values indicate specifications on attached SPI Flash PROM.
Command
(msb-1)
相关PDF资料 |
PDF描述 |
|---|---|
| XA6SLX75T-3FGG484Q | IC FPGA SPARTAN 6 484FGGBGA |
| XA95144XL-15CSG144I | IC CPLD 144MC 117 I/O 144CSBGA |
| XAM1808AZCE4 | IC ARM PROCESSOR 361NFBGA |
| XC1765ESOG8C | IC PROM SERIAL 65K 8-SOIC |
| XC17S200AVQ44I | IC PROM SER 200000 I-TEMP 44VQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| X-A4A-300L | 制造商:Leach International Corporation 功能描述:MID RANGE - Bulk |
| X-A4C-300M | 制造商:Leach International Corporation 功能描述:MID RANGE - Bulk |
| X-A4M-300L | 制造商:Leach International Corporation 功能描述:MID RANGE - Bulk |
| X-A4M-300M | 制造商:Leach International Corporation 功能描述:MID RANGE - Bulk |
| X-A4N | 制造商:Leach International Corporation 功能描述:MID RANGE - Bulk |
发布紧急采购，3分钟左右您将得到回复。