- 您现在的位置：买卖IC网 > PDF目录248600 > 550CE135M000BG (SILICON LABORATORIES) VCXO, CLOCK, 135 MHz, CMOS OUTPUT PDF资料下载
参数资料
| 型号： | 550CE135M000BG |
| 厂商： | SILICON LABORATORIES |
| 元件分类： | XO, clock |
| 英文描述： | VCXO, CLOCK, 135 MHz, CMOS OUTPUT |
| 封装： | ROHS COMPLIANT, SMD, 6 PIN |
| 文件页数： | 44/44页 |
| 文件大小： | 556K |
| 代理商： | 550CE135M000BG |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页当前第44页
Si550
Rev. 0.5
9
5. 6-Pin PCB Land Pattern
Figure 3 illustrates the 6-pin PCB land pattern for the Si550. Table 12 lists the values for the dimensions shown in
the illustration.
Figure 3. Si550 PCB Land Pattern
Table 12. PCB Land Pattern Dimensions (mm)
Dimension
Min
Max
D2
5.08 REF
e
2.54 BSC
E2
4.15 REF
GD
0.84
—
GE
2.00
—
VD
8.20 REF
VE
7.30 REF
X1.70 TYP
Y2.15 REF
ZD
—
6.78
ZE
—
6.30
Notes:
1. Dimensioning and tolerancing per the ANSI Y14.5M-1994 specification.
2. Land pattern design based on IPC-7351 guidelines.
3. All dimensions shown are at maximum material condition (MMC).
4. Controlling dimension is in millimeters (mm).
相关PDF资料 |
PDF描述 |
|---|---|
| 5G8D-200T-FREQ | VCXO, CLOCK, 1 MHz - 50 MHz, CMOS/TTL OUTPUT |
| 5G8F-150M-FREQ | VCXO, CLOCK, 1 MHz - 50 MHz, CMOS/TTL OUTPUT |
| 550BG122M880DGR | VCXO, CLOCK, 122.88 MHz, LVDS OUTPUT |
| 550CB100M000DG | VCXO, CLOCK, 100 MHz, CMOS OUTPUT |
| 550CC106M500DGR | VCXO, CLOCK, 106.5 MHz, CMOS OUTPUT |
相关代理商/技术参数 |
参数描述 |
|---|---|
| 550CE16M0384DG | 制造商:Silicon Laboratories Inc 功能描述:CNTRLD OSC 16.0384MHZ VCXO CMOS 6SMD - Trays |
| 550CE16M0384DGR | 制造商:Silicon Laboratories Inc 功能描述:CNTRLD OSC 16.0384MHZ VCXO CMOS 6SMD - Tape and Reel |
| 550CE19M4400DG | 制造商:Silicon Laboratories Inc 功能描述:CNTRLD OSC 19.44MHZ VCXO CMOS 6SMD - Trays |
| 550CE19M4400DGR | 制造商:Silicon Laboratories Inc 功能描述:CNTRLD OSC 19.44MHZ VCXO CMOS 6SMD - Tape and Reel |
| 550CE24M5760DG | 制造商:Silicon Laboratories Inc 功能描述:CNTRLD OSC 24.576MHZ VCXO CMOS 6SMD - Trays |
发布紧急采购，3分钟左右您将得到回复。