- 您现在的位置：买卖IC网 > PDF目录115058 > 552AE000105BGR (SILICON LABORATORIES) VCXO, CLOCK, 161.13281 MHz, LVPECL OUTPUT PDF资料下载
参数资料
| 型号： | 552AE000105BGR |
| 厂商： | SILICON LABORATORIES |
| 元件分类： | VCXO, clock |
| 英文描述： | VCXO, CLOCK, 161.13281 MHz, LVPECL OUTPUT |
| 封装： | ROHS COMPLIANT, SMD, 6 PIN |
| 文件页数： | 23/80页 |
| 文件大小： | 3734K |
| 代理商： | 552AE000105BGR |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页当前第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页
Si552
Rev. 0.5
3
Table 3. CLK± Output Frequency Characteristics
Parameter
Symbol
Test Condition
Min
Typ
Max
Units
Nominal Frequency1,2,3
fO
LVDS/CML/LVPECL
10
—
945
MHz
CMOS
10
—
160
Temperature Stability1,4
f/fO
TA = –40 to +85 C
–20
–50
–100
—
+20
+50
+100
ppm
Absolute Pull Range1,4
APR
±25
—
±150
ppm
Aging
Frequency drift over
15 year life.
——
±10
ppm
Power up Time5
tOSC
——
10
ms
Settling Time After FS Change
tFRQ
——
10
ms
Notes:
1. See Section 3. "Ordering Information" on page 7 for further details.
2. Specified at time of order by part number. Also available in frequencies from 970 to 1134 MHz and 1213 to 1417 MHz.
3. Nominal output frequency set by VCNOM =3/8 xVDD.
4. Selectable parameter specified by part number.
5. Time from power up or tristate mode to fO (to within ±1 ppm of fO).
Table 4. CLK± Output Levels and Symmetry
Parameter
Symbol
Test Condition
Min
Typ
Max
Units
LVPECL Output Option1
VO
mid-level
VDD – 1.42
—
VDD – 1.25
V
VOD
swing (diff)
1.1
—
1.9
VPP
VSE
swing (single-ended)
0.5
—
0.93
VPP
LVDS Output Option2
VO
mid-level
1.125
1.20
1.275
V
VOD
swing (diff)
0.32
0.40
0.50
VPP
CML Output Option2
VO
mid-level
—
VDD – 0.75
—
V
VOD
swing (diff)
0.70
0.95
1.20
VPP
CMOS Output Option3
VOH
IOH =32mA
0.8 x VDD
—
VDD
V
VOL
IOL =32mA
——
0.4
Rise/Fall time (20/80%)
tR, tF
LVPECL/LVDS/CML
—
350
ps
CMOS with CL = 15 pF
—
1
—
ns
Symmetry (duty cycle)
SYM
LVPECL:
VDD – 1.3 V (diff)
LVDS:
1.25 V (diff)
CMOS:
VDD/2
45
—
55
%
Notes:
1. 50
to VDD – 2.0 V.
2. Rterm = 100 (differential).
3. CL = 15 pF
相关PDF资料 |
PDF描述 |
|---|---|
| 550AC80M0000BG | VCXO, CLOCK, 80 MHz, LVPECL OUTPUT |
| 554MF000241BGR | VCXO, CLOCK, 166.6286 MHz, LVPECL OUTPUT |
| 550AA622M080BGR | VCXO, CLOCK, 622.08 MHz, LVPECL OUTPUT |
| 550CE20M0000BG | VCXO, CLOCK, 20 MHz, CMOS OUTPUT |
| 550CD51M8400BGR | VCXO, CLOCK, 51.84 MHz, CMOS OUTPUT |
相关代理商/技术参数 |
参数描述 |
|---|---|
| 552AE000105DG | 制造商:Silicon Laboratories Inc 功能描述:CNTRLD OSC 155.52MHZ/161.13281MHZ VCXO LVPECL 6PIN - Trays |
| 552AE000105DGR | 制造商:Silicon Laboratories Inc 功能描述:CNTRLD OSC 155.52MHZ/161.13281MHZ VCXO LVPECL 6PIN - Tape and Reel |
| 552AE000106DG | 制造商:Silicon Laboratories Inc 功能描述:OSCILLATOR - Trays |
| 552AE000106DGR | 制造商:Silicon Laboratories Inc 功能描述:OSCILLATOR - Tape and Reel |
| 552AE000164DG | 制造商:Silicon Laboratories Inc 功能描述:OSCILLATOR - Trays |
发布紧急采购，3分钟左右您将得到回复。