- 您现在的位置：买卖IC网 > PDF目录19559 > 5M570ZT100I5N (Altera)IC MAX V CPLD 570 LE 100-TQFP PDF资料下载
参数资料
| 型号： | 5M570ZT100I5N |
| 厂商： | Altera |
| 文件页数： | 16/30页 |
| 文件大小： | 0K |
| 描述： | IC MAX V CPLD 570 LE 100-TQFP |
| 产品培训模块： | Max V Overview |
| 特色产品： | MAX? V CPLDs |
| 标准包装： | 90 |
| 系列： | MAX® V |
| 可编程类型： | 系统内可编程 |
| 最大延迟时间 tpd(1)： | 9.0ns |
| 电压电源 - 内部： | 1.71 V ~ 1.89 V |
| 逻辑元件/逻辑块数目： | 570 |
| 宏单元数： | 440 |
| 输入/输出数： | 74 |
| 工作温度： | -40°C ~ 100°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 100-TQFP |
| 供应商设备封装： | 100-TQFP（14x14） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页当前第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页
3–16
1
Chapter 3: DC and Switching Characteristics for MAX V Devices
Timing Model and Specifications
The default slew rate setting for MAX V devices in the Quartus II design software is
“fast”.
Table 3–24. UFM Block Internal Timing Microparameters for MAX V Devices (Part 1 of 2)
5M40Z/ 5M80Z/ 5M160Z/
5M240Z/ 5M570Z
5M1270Z/ 5M2210Z
Symbol
Parameter
C4
C5, I5
C4
C5, I5
Unit
Min
Max
Min
Max
Min
Max
Min
Max
t ACLK
Address register clock
period
100
—
100
—
100
—
100
—
ns
Address register shift
t ASU
signal setup to address
20
—
20
—
20
—
20
—
ns
register clock
Address register shift
t AH
signal hold to address
20
—
20
—
20
—
20
—
ns
register clock
Address register data in
t ADS
setup to address register
20
—
20
—
20
—
20
—
ns
clock
Address register data in
t ADH
hold from address
20
—
20
—
20
—
20
—
ns
register clock
t DCLK
Data register clock period
100
—
100
—
100
—
100
—
ns
Data register shift signal
t DSS
setup to data register
60
—
60
—
60
—
60
—
ns
clock
Data register shift signal
t DSH
hold from data register
20
—
20
—
20
—
20
—
ns
clock
Data register data in
t DDS
setup to data register
20
—
20
—
20
—
20
—
ns
clock
t DDH
t DP
Data register data in hold
from data register clock
Program signal to data
clock hold time
20
0
—
—
20
0
—
—
20
0
—
—
20
0
—
—
ns
ns
Maximum delay between
t PB
program rising edge to
UFM busy signal rising
—
960
—
960
—
960
—
960
ns
edge
Minimum delay allowed
t BP
from UFM busy signal
going low to program
20
—
20
—
20
—
20
—
ns
signal going low
t PPMX
Maximum length of busy
pulse during a program
—
100
—
100
—
100
—
100
μs
May 2011
Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| XC95216-10PQ160I | IC CPLD 216 MCELL I-TEMP 160PQFP |
| A121M15X7RL5UAA | CAP CER 120PF 500V 20% X7R AXIAL |
| GCC10DRYI-S13 | CONN EDGECARD 20POS .100 EXTEND |
| GMC60DRES-S734 | CONN EDGECARD 120PS .100 EYELET |
| MIC5319-2.5YD5 | IC REG LDO 2.5V .5A TSOT23-5 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| 5M570ZT144A5N | 功能描述:CPLD - 复杂可编程逻辑器件 440 Macrocells Flash 114 IOs 1.8 V 27 uA RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| 5M570ZT144C4N | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX V 440 Macro 114 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| 5M570ZT144C5N | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX V 440 Macro 114 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| 5M570ZT144I5N | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX V 440 Macro 114 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| 5M570ZT64A4N | 制造商:ALTERA 制造商全称:Altera Corporation 功能描述:MAX V Device Handbook |
发布紧急采购，3分钟左右您将得到回复。