- 您现在的位置：买卖IC网 > PDF目录19572 > 5M80ZE64A5N (Altera)IC MAX V CPLD 80 LE 64-EQFP PDF资料下载
参数资料
| 型号： | 5M80ZE64A5N |
| 厂商： | Altera |
| 文件页数： | 13/30页 |
| 文件大小： | 0K |
| 描述： | IC MAX V CPLD 80 LE 64-EQFP |
| 产品培训模块： | Max V Overview |
| 特色产品： | MAX? V CPLDs |
| 标准包装： | 250 |
| 系列： | MAX® V |
| 可编程类型： | 系统内可编程 |
| 最大延迟时间 tpd(1)： | 7.5ns |
| 电压电源 - 内部： | 1.71 V ~ 1.89 V |
| 逻辑元件/逻辑块数目： | 80 |
| 宏单元数： | 64 |
| 输入/输出数： | 54 |
| 工作温度： | -40°C ~ 125°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 64-TQFP 裸露焊盘 |
| 供应商设备封装： | 64-EQFP（7x7） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页当前第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页
Chapter 3: DC and Switching Characteristics for MAX V Devices
Timing Model and Specifications
Table 3–18. LE Internal Timing Microparameters for MAX V Devices (Part 2 of 2)
5M40Z/ 5M80Z/ 5M160Z/
5M240Z/ 5M570Z
5M1270Z/ 5M2210Z
3–13
Symbol
Parameter
C4
C5, I5
C4
C5, I5
Unit
Min
Max
Min
Max
Min
Max
Min
Max
t CLKHL
t C
Minimum clock high or
low time
Register control delay
253
—
—
1,356
339
—
—
1,741
216
—
—
1,114
266
—
—
1,372
ps
ps
Table 3–19. IOE Internal Timing Microparameters for MAX V Devices
5M40Z/ 5M80Z/ 5M160Z/
5M240Z/ 5M570Z
5M1270Z/ 5M2210Z
Symbol
Parameter
C4
C5, I5
C4
C5, I5
Unit
Min
Max
Min
Max
Min
Max
Min
Max
t FASTIO
t IN
Data output delay from
adjacent LE to I/O block
I/O input pad and buffer
delay
—
—
170
907
—
—
428
986
—
—
207
920
—
—
254
1,132
ps
ps
I/O input pad and buffer
t GLOB (1)
delay used as global
—
2,261
—
3,322
—
1,974
—
2,430
ps
signal pin
t IOE
t DL
t OD (2)
t XZ (3)
t ZX (4)
Internally generated
output enable delay
Input routing delay
Output delay buffer and
pad delay
Output buffer disable
delay
Output buffer enable
delay
—
—
—
—
—
530
318
1,319
1,045
1,160
—
—
—
—
—
1,410
509
1,543
1,276
1,353
—
—
—
—
—
374
291
1,383
982
1,303
—
—
—
—
—
460
358
1,702
1,209
1,604
ps
ps
ps
ps
ps
(1) Delay numbers for t GLOB differ for each device density and speed grade. The delay numbers for t GLOB , shown in Table 3–19 , are based on a 5M240Z
device target.
(2) For more information about delay adders associated with different I/O standards, drive strengths, and slew rates, refer to Table 3–34 on page 3–24
(3) For more information about t XZ delay adders associated with different I/O standards, drive strengths, and slew rates, refer to Table 3–22 on
(4) For more information about t ZX delay adders associated with different I/O standards, drive strengths, and slew rates, refer to Table 3–20 on
May 2011
Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| PMLL4448,135 | DIODE HIGH SPEED SW 75V SOD80C |
| VI-B0Z-CY-F2 | CONVERTER MOD DC/DC 2V 20W |
| V375A8E400BG | CONVERTER MOD DC/DC 8V 400W |
| 5258-RC | CHOKE RF HASH 1000UH 20% FERRITE |
| DEBE33A103ZA3B | CAP CER 10000PF 1KV RADIAL |
相关代理商/技术参数 |
参数描述 |
|---|---|
| 5M80ZE64C4N | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX V 64 Macro 54 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| 5M80ZE64C5N | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX V 64 Macro 54 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| 5M80ZE64I5N | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX V 64 Macro 54 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| 5M80ZM64A5N | 功能描述:CPLD - 复杂可编程逻辑器件 64 Macrocells Flash 30 IOs 1.8 V 25 uA RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| 5M80ZM64C4 | 制造商:Altera Corporation 功能描述:IC CPLD 64MC 7.5NS 64MBGA |
发布紧急采购，3分钟左右您将得到回复。