- 您现在的位置：买卖IC网 > PDF目录1978 > 5P49EE502NDGI (IDT, Integrated Device Technology Inc)IC CLOCK GENERATOR 20QFN PDF资料下载
参数资料
| 型号： | 5P49EE502NDGI |
| 厂商： | IDT, Integrated Device Technology Inc |
| 文件页数： | 21/26页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK GENERATOR 20QFN |
| 标准包装： | 100 |
| 系列： | VersaClock™ |
| 类型： | 时钟发生器 |
| PLL： | 带旁路 |
| 输入： | LVTTL，晶体 |
| 输出： | LVCMOS，LVTTL |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:5 |
| 差分 - 输入:输出： | 无/无 |
| 频率 - 最大： | 120MHz |
| 除法器/乘法器： | 是/无 |
| 电源电压： | 1.71 V ~ 1.89 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 20-VFQFN 裸露焊盘 |
| 供应商设备封装： | 20-VFQFPN（3x3） |
| 包装： | 管件 |
| 其它名称： | 800-2522 |
IDT5P49EE502
VERSACLOCK LOW POWER CLOCK GENERATOR
EEPROM CLOCK GENERATOR
IDT VERSACLOCK LOW POWER CLOCK GENERATOR
4
IDT5P49EE502
REV L 072512
Note *: SEL pins should be controlled by 1.8V LVTTL logic; 3.3V tolerant.
Note 1: Outputs are user programmable to drive single-ended 1.8V/2.5V/3.3V LVTTL as indicated above. Always
completely power up VDD and VDDx prior to applying VDDO power.
Note 2: Default configuration CLK3=Buffered Reference output. All other outputs are off.
Note 3: Do not power up with SEL[1:0] = 00 (in Power down/Sleep mode).
Ideal Power Up Sequence
Ideal Power Down Sequence
SCLK
14
I
LVTTL
I2C clock. Logic levels set by VDDO1. 5V tolerant.
OUT0
15
O
Adjustable
Configurable clock output 0. Single-ended output voltage levels
are register controlled by either VDDO1 or VDDO2.
OUT4
16
O
Adjustable
Configurable clock output 8. Single-ended output voltage levels
controlled by VDDO2.
SDA
17
I/O
Open Drain
Bidirectional I2C data. Logic levels set by VDDO1. 5V tolerant.
VDDO2
18
Power
Device power supply. Connect to 1.8 to 3.3V. Using register
settings, select output voltage levels for OUT0-OUT4.
VDD
19
Power
Device power supply. Connect to 1.8V.
GND
20
Power
Connect to Ground.
V
t
VDD, VDDx
VDDO1
VDDO2, VDDO3
1) VDD and VDDx must come up first, followed by VDDO
2) VDDO1 must come up within 1ms after VDD and VDDX come up
3) VDDO2 must be equal to, or lower than, VDDO1
4) VDD and VDDx have approx. the same ramp rate
5) VDDO1 and VDDO2 have approx. same ramp rate
1 ms
V
t
VDD, VDDx
VDDO1
1) VDDO must drop first, followed by VDD and VDDx
2) VDD and VDDx must come down within 1ms after VDDO1 comes down
3) VDDO2 must be equal to, or lower than, VDDO1
4) VDD and VDDx have approx. the same ramp rate
5) VDDO1 and VDDO2 have approx. same ramp rate
VDDO2, VDDO3
1 ms
相关PDF资料 |
PDF描述 |
|---|---|
| 5P49EE802NDGI | IC CLOCK GENERATOR 28QFN |
| 73M1903-IVTR/F | IC MODEM AFE V.22BIS 20-TSSOP |
| 73M1903C-IMR/F | IC MODEM AFE MULTIREGIONAL 32QFN |
| 83336-22 | IC PLL INTEGER-N 3GHZ 44CQFJ |
| 8N3Q001EG-105LCDI8 | IC CLCK OSC QUAD FREQUENCY 5X7 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| 5P49EE502NDGI8 | 功能描述:时钟发生器及支持产品 VERSACLOCK LOW POWER PLL RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| 5P49EE515NDGI | 功能描述:IC CLOCK GENERATOR 20QFN 制造商:idt, integrated device technology inc 系列:VersaClock? 包装:管件 零件状态:有效 类型:* PLL:无 输入:晶体 输出:LVCMOS，LVTTL 电路数:1 比率 - 输入:输出:1：5 差分 - 输入:输出:无/无 频率 - 最大值:120MHz 分频器/倍频器:是/无 电压 - 电源:1.71 V ~ 3.465 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:20-VFQFN 裸露焊盘 供应商器件封装:20-QFN（3x3） 标准包装:100 |
| 5P49EE515NDGI8 | 功能描述:IC CLOCK GENERATOR 20QFN 制造商:idt, integrated device technology inc 系列:VersaClock? 包装:带卷（TR） 零件状态:有效 类型:* PLL:无 输入:晶体 输出:LVCMOS，LVTTL 电路数:1 比率 - 输入:输出:1：5 差分 - 输入:输出:无/无 频率 - 最大值:120MHz 分频器/倍频器:是/无 电压 - 电源:1.71 V ~ 3.465 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:20-VFQFN 裸露焊盘 供应商器件封装:20-QFN（3x3） 标准包装:2,500 |
| 5P49EE601NLGI | 功能描述:时钟发生器及支持产品 VERSACLOCK LOW POWER PLL RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| 5P49EE601NLGI8 | 功能描述:时钟发生器及支持产品 VERSACLOCK LOW POWER PLL RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
发布紧急采购，3分钟左右您将得到回复。