- 您现在的位置：买卖IC网 > PDF目录11807 > 73S1215F-44IM/F (Maxim Integrated Products)IC SMART CARD READER 44-QFN PDF资料下载
参数资料
| 型号： | 73S1215F-44IM/F |
| 厂商： | Maxim Integrated Products |
| 文件页数： | 57/136页 |
| 文件大小： | 0K |
| 描述： | IC SMART CARD READER 44-QFN |
| 产品培训模块： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 标准包装： | 260 |
| 系列： | 73S12xx |
| 核心处理器： | 80515 |
| 芯体尺寸： | 8-位 |
| 速度： | 24MHz |
| 连通性： | I²C，智能卡，UART/USART，USB |
| 外围设备： | LED，POR，WDT |
| 输入/输出数： | 9 |
| 程序存储器容量： | 64KB（64K x 8） |
| 程序存储器类型： | 闪存 |
| RAM 容量： | 2K x 8 |
| 电压 - 电源 (Vcc/Vdd)： | 2.7 V ~ 5.5 V |
| 振荡器型： | 内部 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 44-VFQFN 裸露焊盘 |
| 包装： | 管件 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页当前第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页
DS_1215F_003
73S1215F Data Sheet
Rev. 1.4
27
1.7.2 Power Control Modes
The 73S1215F contains circuitry to disable portions of the device and place it into a lower power standby
mode. This is accomplished by either shutting off the power or disabling the clock going to the block. The
miscellaneous control registers MISCtl0, MISCtl1 and the master clock control register (MCLKCtl) provide
control over the power modes. There is also a device power down mode that will stop the core, clock
subsystem and the peripherals connected to it. The PWRDN bit in MISCtl0 will set up the 73S1215F for
power down and disable all clocks except the 32kHz oscillator. The power down mode should only be
initiated by setting the PWRDN bit in the MISCtl0 register and not by manipulating individual control bits in
various registers. Figure 5 shows how the PWRDN bit controls the various functions that comprise power
down state.
initiated by setting the PWRDN bit in the MISCtl0 register and not by manipulating individual control bits in
various registers. Figure 5 shows how the PWRDN bit controls the various functions that comprise power
down state.
VDDFAULT
Analog functions
(VCO, PLL,
reference and bias
circuits, etc.)
USB Transceiver
(suspend mode)
32K OSC
ANALOG
COMPARE
High Speed OSC
MCLCKCtl - 32KEN
MISCtl1 - USBPEN
MISCtl1 - ANAPEN
MISCtl0 - PWRDN
VDDFCtl - VDDFEN
ACOMP - CMPEN
MCLCKCtl - HOSEN
Smart Card Power
SCVCCCtl - SCPRDN
+
USB
SUSPEND
These are the registers and
the names of the control bits.
These are the
block references.
PWRDN Signal
Note: the PWRDN Signal is not the direct version of the PWRDN Bit. There are delays from assertion of the
PWRDN bit to the assertion of the PWRDN Signal (32 MPU clocks) Refer to the Power Down sequence diagram.
PD_ANALOG
Flash Read Pulse
one-shot circuit
MISCtl1 - FRPEN
+
Figure 5: Power Down Control
When the PWRDN bit is set, the clock subsystem will provide a delay of 32 MPUCLK cycles to allow the
program to set the STOP bit in the PCON register. This delay will enable the program to properly halt the
core before the analog circuits shut down (high speed oscillator, VCO/PLL, voltage reference and bias
circuitry, etc.). The PDMUX bit in SFR INT5Ctl should be set prior to setting the PWRDN bit in order to
configure the wake up interrupt logic. The power down mode is awakened from interrupts connected to
external interrupts 0, 4 and 5 (external USR[0:7], smart card, USB, RTC and Keypad). These interrupt
sources are OR’ed together and routed through some delay logic into INT0 to provide this functionality.
The interrupt will turn on the power to all sections that were shut off and start the clock subsystem. After
the clock subsystem clocks start running, the MPUCLK begins to clock a 512 count delay counter. When
the counter times out, the interrupt will then be active on INT0 and the program can resume. Figure 6
shows the detailed logic for waking up the 73S1215F from a power down state using these specific interrupt
sources. Figure 7 shows the timing associated with the power down mode.
相关PDF资料 |
PDF描述 |
|---|---|
| D38999/20MC8PN | CONN RCPT 8POS WALL MNT W/PINS |
| D38999/20FE26PA | CONN RCPT 26POS WALL MNT W/PINS |
| 1445716-1 | CONN HOUSING/CONTACT 75SER BLUE |
| 1445716-4 | CONNECTOR KIT 75A 6AWG GREEN |
| 1445716-5 | CONNECTOR KIT 75A 6AWG RED |
相关代理商/技术参数 |
参数描述 |
|---|---|
| 73S1215F-44IMR/F | 功能描述:8位微控制器 -MCU 80515 SoC w/USB & PINpad RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
| 73S1215F-44IMR/F/P | 功能描述:IC SMART CARD READER PROG 44-QFN RoHS:是 类别:集成电路 (IC) >> 嵌入式 - 微控制器， 系列:73S12xx 产品培训模块:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 标准包装:260 系列:73S12xx 核心处理器:80515 芯体尺寸:8-位 速度:24MHz 连通性:I²C，智能卡，UART/USART，USB 外围设备:LED，POR，WDT 输入/输出数:9 程序存储器容量:64KB（64K x 8） 程序存储器类型:闪存 EEPROM 大小:- RAM 容量:2K x 8 电压 - 电源 (Vcc/Vdd):2.7 V ~ 5.5 V 数据转换器:- 振荡器型:内部 工作温度:-40°C ~ 85°C 封装/外壳:68-VFQFN 裸露焊盘 包装:管件 |
| 73S1215F-44MR/F/PC | 制造商:Maxim Integrated Products 功能描述:MXM73S1215F-44MR/F/PC SCR +PIN PAD, SRL |
| 73S1215F-68IM/F | 功能描述:8位微控制器 -MCU 80515 SoC w/USB & PINpad RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
| 73S1215F-68IM/F/P | 功能描述:IC SMART CARD READER PROG 68-QFN RoHS:是 类别:集成电路 (IC) >> 嵌入式 - 微控制器， 系列:73S12xx 产品培训模块:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 标准包装:260 系列:73S12xx 核心处理器:80515 芯体尺寸:8-位 速度:24MHz 连通性:I²C，智能卡，UART/USART，USB 外围设备:LED，POR，WDT 输入/输出数:9 程序存储器容量:64KB（64K x 8） 程序存储器类型:闪存 EEPROM 大小:- RAM 容量:2K x 8 电压 - 电源 (Vcc/Vdd):2.7 V ~ 5.5 V 数据转换器:- 振荡器型:内部 工作温度:-40°C ~ 85°C 封装/外壳:68-VFQFN 裸露焊盘 包装:管件 |
发布紧急采购，3分钟左右您将得到回复。