- 您现在的位置：买卖IC网 > PDF目录7991 > 74AUP1G3208GW,125 (NXP Semiconductors)IC 3-IN OR-AND GATE LP SC-88 PDF资料下载
参数资料
| 型号： | 74AUP1G3208GW,125 |
| 厂商： | NXP Semiconductors |
| 文件页数： | 1/19页 |
| 文件大小： | 0K |
| 描述： | IC 3-IN OR-AND GATE LP SC-88 |
| 产品培训模块： | Logic Packages |
| 标准包装： | 3,000 |
| 系列： | 74AUP |
| 逻辑类型： | 与/或门 |
| 电路数： | 1 |
| 输入数： | 3 输入（2，1） |
| 施密特触发器输入： | 是 |
| 输出类型： | 单端 |
| 输出电流高，低： | 4mA，4mA |
| 电源电压： | 0.8 V ~ 3.6 V |
| 工作温度： | -40°C ~ 125°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 6-TSSOP，SC-88，SOT-363 |
| 供应商设备封装： | 6-TSSOP |
| 包装： | 带卷 (TR) |
| 其它名称： | 74AUP1G3208GW-G 74AUP1G3208GW-G-ND 935280616125 |
1.
General description
The 74AUP1G3208 provides the Boolean function: Y = (A + B)
× C. The user can choose
the logic functions OR, AND and OR-AND. All inputs can be connected to VCC or GND.
Schmitt trigger action at all inputs makes the circuit tolerant to slower input rise and fall
times across the entire VCC range from 0.8 V to 3.6 V.
This device ensures a very low static and dynamic power consumption across the entire
VCC range from 0.8 V to 3.6 V.
This device is fully specified for partial power-down applications using IOFF.
The IOFF circuitry disables the output, preventing the damaging backflow current through
the device when it is powered down.
2.
Features and benefits
Wide supply voltage range from 0.8 V to 3.6 V
High noise immunity
Complies with JEDEC standards:
JESD8-12 (0.8 V to 1.3 V)
JESD8-11 (0.9 V to 1.65 V)
JESD8-7 (1.2 V to 1.95 V)
JESD8-5 (1.8 V to 2.7 V)
JESD8-B (2.7 V to 3.6 V)
ESD protection:
HBM JESD22-A114F Class 3A exceeds 5000 V
MM JESD22-A115-A exceeds 200 V
CDM JESD22-C101E exceeds 1000 V
Low static power consumption; ICC = 0.9
μA (maximum)
Latch-up performance exceeds 100 mA per JESD 78 Class II
Inputs accept voltages up to 3.6 V
Low noise overshoot and undershoot < 10 % of VCC
IOFF circuitry provides partial Power-down mode operation
Multiple package options
Specified from
40 °Cto+85 °C and 40 °Cto+125 °C
74AUP1G3208
Low-power 3-input OR-AND gate
Rev. 5 — 22 June 2012
Product data sheet
相关PDF资料 |
PDF描述 |
|---|---|
| TXR41AB00-1006AI | ADPTR TINEL LOCK STR SHELL 10,11 |
| 74AUP1G57GW,125 | IC CONFIG MULTI-FUNC GATE SC-88 |
| TXR40AB00-1210AI | ADPTR TINEL LOCK STR SHELL 13, C |
| TXR51AB00-0804AI | ADPTR TINEL LOCK STR SHELL 8 |
| TXR76AB00-1604AI | ADPTR TINEL LOCK STR SHELL 16 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| 74AUP1G3208GW-G | 功能描述:逻辑门 1.8V SINGLE SCHMITT TRIG BUF RoHS:否 制造商:Texas Instruments 产品:OR 逻辑系列:LVC 栅极数量:2 线路数量（输入/输出）:2 / 1 高电平输出电流:- 16 mA 低电平输出电流:16 mA 传播延迟时间:3.8 ns 电源电压-最大:5.5 V 电源电压-最小:1.65 V 最大工作温度:+ 125 C 安装风格:SMD/SMT 封装 / 箱体:DCU-8 封装:Reel |
| 74AUP1G3208GXZ | 功能描述:74AUP1G3208GX/SOT1255/X2SON6 制造商:nexperia usa inc. 系列:* 零件状态:在售 标准包装:10,000 |
| 74AUP1G32FS3-7 | 功能描述:OR Gate IC 1 Channel 4-X2DFN (0.80x0.80) 制造商:diodes incorporated 系列:74AUP 包装:剪切带（CT） 零件状态:有效 逻辑类型:或门 电路数:1 输入数:2 特性:- 电压 - 电源:0.8 V ~ 3.6 V 电流 - 静态（最大值）:0.5μA 电流 - 输出高，低:4mA，4mA 逻辑电平 - 低:0.7 V ~ 0.9 V 逻辑电平 - 高:1.6 V ~ 2 V 不同 V，最大 CL 时的最大传播延迟:6.4ns @ 3.3V，30pF 工作温度:-40°C ~ 125°C 安装类型:表面贴装 供应商器件封装:4-X2DFN（0.80x0.80） 封装/外壳:4-XFDFN 裸露焊盘 标准包装:1 |
| 74AUP1G32FW4-7 | 功能描述:逻辑门 Single 2Input POS OR 6.3pF 0.8 to 2.6 AUP RoHS:否 制造商:Texas Instruments 产品:OR 逻辑系列:LVC 栅极数量:2 线路数量（输入/输出）:2 / 1 高电平输出电流:- 16 mA 低电平输出电流:16 mA 传播延迟时间:3.8 ns 电源电压-最大:5.5 V 电源电压-最小:1.65 V 最大工作温度:+ 125 C 安装风格:SMD/SMT 封装 / 箱体:DCU-8 封装:Reel |
| 74AUP1G32FW5-7 | 功能描述:OR Gate IC 1 Channel X1-DFN1010-6 制造商:diodes incorporated 系列:74AUP 包装:剪切带（CT） 零件状态:有效 逻辑类型:或门 电路数:1 输入数:2 特性:- 电压 - 电源:0.8 V ~ 3.6 V 电流 - 静态（最大值）:0.5μA 电流 - 输出高，低:4mA，4mA 逻辑电平 - 低:0.7 V ~ 0.9 V 逻辑电平 - 高:1.6 V ~ 2 V 不同 V，最大 CL 时的最大传播延迟:6.4ns @ 3.3V，30pF 工作温度:-40°C ~ 125°C 安装类型:表面贴装 供应商器件封装:X1-DFN1010-6 封装/外壳:6-XDFN 标准包装:1 |
发布紧急采购，3分钟左右您将得到回复。