- 您现在的位置：买卖IC网 > PDF目录369347 > 784214AY (NEC Corp.) MOS INTEGRATED CIRCUIT PDF资料下载
参数资料
| 型号： | 784214AY |
| 厂商： | NEC Corp. |
| 英文描述： | MOS INTEGRATED CIRCUIT |
| 中文描述： | 马鞍山集成电路 |
| 文件页数： | 76/100页 |
| 文件大小： | 564K |
| 代理商： | 784214AY |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页当前第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页
Data Sheet U14121EJ2V0DS00
76
μ
PD784214A, 784215A, 784216A, 784217A, 784218A, 784214AY, 784215AY, 784216AY, 784217AY, 784218AY
AC Characteristics
(1) Read/write operation (2/2)
Parameter
Symbol
Conditions
MIN.
TYP.
MAX.
Unit
V
DD
= 5.0 V
±
10%
0.5T
2
ns
V
DD
= 3.0 V
±
10%
0.5T
12
ns
Address active time from RD
↑
t
DRA
V
DD
= 2.0 V
±
10%
0.5T
35
ns
V
DD
= 5.0 V
±
10%
0.5T
9
ns
V
DD
= 3.0 V
±
10%
0.5T
9
ns
Delay time from RD
↑
to ASTB
↑
t
DRST
V
DD
= 2.0 V
±
10%
0.5T
40
ns
V
DD
= 5.0 V
±
10%
(1.5
+
n)T
25
ns
V
DD
= 3.0 V
±
10%
(1.5
+
n)T
30
ns
RD low-level width
t
WRL
V
DD
= 2.0 V
±
10%
(1.5
+
n)T
25
ns
V
DD
= 5.0 V
±
10%
(1
+
a)T
24
ns
V
DD
= 3.0 V
±
10%
(1
+
a)T
34
ns
Delay time from address to WR
↓
t
DAW
V
DD
= 2.0 V
±
10%
(1
+
a)T
70
ns
V
DD
= 5.0 V
±
10%
0.5T
14
ns
V
DD
= 3.0 V
±
10%
0.5T
14
ns
Address hold time (from WR
↑
)
t
HRD
V
DD
= 2.0 V
±
10%
0.5T
14
ns
V
DD
= 5.0 V
±
10%
0.5T
+
15
ns
V
DD
= 3.0 V
±
10%
0.5T
+
30
ns
Delay time from ASTB
↓
to data
output
t
DSTOD
V
DD
= 2.0 V
±
10%
0.5T
+
240
ns
V
DD
= 5.0 V
±
10%
0.5T
30
ns
V
DD
= 3.0 V
±
10%
0.5T
30
ns
Delay time from WR
↓
to data
output
t
DWOD
V
DD
= 2.0 V
±
10%
0.5T
30
ns
V
DD
= 5.0 V
±
10%
0.5T
9
ns
V
DD
= 3.0 V
±
10%
0.5T
9
ns
Delay time from ASTB
↓
to WR
↓
t
DSTW
V
DD
= 2.0 V
±
10%
0.5T
20
ns
V
DD
= 5.0 V
±
10%
(1.5
+
n)T
20
ns
V
DD
= 3.0 V
±
10%
(1.5
+
n)T
25
ns
Data setup time (to WR
↑
)
t
SODWR
V
DD
= 2.0 V
±
10%
(1.5
+
n)T
70
ns
V
DD
= 5.0 V
±
10%
0.5T
14
ns
V
DD
= 3.0 V
±
10%
0.5T
14
ns
Data hold time (from WR
↑
)
t
HWOD
V
DD
= 2.0 V
±
10%
0.5T
50
ns
V
DD
= 5.0 V
±
10%
0.5T
9
ns
V
DD
= 3.0 V
±
10%
0.5T
9
ns
Delay time from WR
↑
to ASTB
↑
t
DWST
V
DD
= 2.0 V
±
10%
0.5T
30
ns
V
DD
= 5.0 V
±
10%
(1.5
+
n)T
25
ns
V
DD
= 3.0 V
±
10%
(1.5
+
n)T
30
ns
WR low-level width
t
WWL
V
DD
= 2.0 V
±
10%
(1.5
+
n)T
30
ns
Remark
T: t
CYK
= 1/f
XX
(f
XX
: main system clock frequency)
a: 1 (during address wait), otherwise, 0
n: Number of wait states (n
≥
0)
www.DataSheet4U.com
相关PDF资料 |
PDF描述 |
|---|---|
| 784215A | MOS INTEGRATED CIRCUIT |
| 784215AY | MOS INTEGRATED CIRCUIT |
| 784216A | MOS INTEGRATED CIRCUIT |
| 784216AY | MOS INTEGRATED CIRCUIT |
| 784217A | MOS INTEGRATED CIRCUIT |
相关代理商/技术参数 |
参数描述 |
|---|---|
| 784215A | 制造商:NEC 制造商全称:NEC 功能描述:MOS INTEGRATED CIRCUIT |
| 784215AY | 制造商:NEC 制造商全称:NEC 功能描述:MOS INTEGRATED CIRCUIT |
| 784216A | 制造商:NEC 制造商全称:NEC 功能描述:MOS INTEGRATED CIRCUIT |
| 784216AY | 制造商:NEC 制造商全称:NEC 功能描述:MOS INTEGRATED CIRCUIT |
| 784217A | 制造商:NEC 制造商全称:NEC 功能描述:MOS INTEGRATED CIRCUIT |
发布紧急采购，3分钟左右您将得到回复。