参数资料
| 型号： | A1240A-PL84I |
| 厂商： | Microsemi SoC |
| 文件页数： | 7/54页 |
| 文件大小： | 0K |
| 描述： | IC FPGA 4K GATES 84-PLCC IND |
| 标准包装： | 16 |
| 系列： | ACT™ 2 |
| LAB/CLB数： | 684 |
| 输入/输出数： | 72 |
| 门数： | 4000 |
| 电源电压： | 4.5 V ~ 5.5 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 84-LCC（J 形引线） |
| 供应商设备封装： | 84-PLCC（29.31x29.31） |
第1页第2页第3页第4页第5页第6页当前第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页
ACT 2 Family FPGAs
R e visio n 8
2 -9
Sequential Module Timing Characteristics
Figure 2-5
Module Delays
S
A
B
Y
S, A or B
Y
GND
VCC
50%
tPLH
Y
GND
VCC
50%
VCC
50%
tPHL
tPLH
Note:
D represents all data functions involving A, B, and S for multiplexed flip-flops.
Figure 2-6
Flip-Flops and Latches
(Positive edge triggered)
E
D
CLK
CLR
Y
D*
G, CLK
Q
E
PRE, CLR
tWCLKA
tWASYN
tHD
tSUD
tA
tWCLKI
tSUENA
tCO
tRS
tHENA
相关PDF资料 |
PDF描述 |
|---|---|
| ASC43DRYH | CONN EDGECARD 86POS .100 DIP SLD |
| EP20K200EFC484-1 | IC APEX 20KE FPGA 200K 484-FBGA |
| ACM40DTMT-S189 | CONN EDGECARD 80POS R/A .156 SLD |
| EP2SGX30CF780C5N | IC STRATIX II GX 30K 780-FBGA |
| AYM40DRST-S288 | CONN EDGECARD 80POS .156 EXTEND |
相关代理商/技术参数 |
参数描述 |
|---|---|
| A1240A-PLG160B | 制造商:MICROSEMI 制造商全称:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
| A1240A-PLG160C | 制造商:MICROSEMI 制造商全称:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
| A1240A-PLG160I | 制造商:MICROSEMI 制造商全称:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
| A1240A-PLG160M | 制造商:MICROSEMI 制造商全称:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
| A1240A-PLG176B | 制造商:MICROSEMI 制造商全称:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
发布紧急采购，3分钟左右您将得到回复。