参数资料
| 型号： | A3P060-CSG121 |
| 厂商： | Microsemi SoC |
| 文件页数： | 122/220页 |
| 文件大小： | 0K |
| 描述： | IC FPGA 1KB FLASH 60K 121-CSP |
| 标准包装： | 490 |
| 系列： | ProASIC3 |
| RAM 位总计： | 18432 |
| 输入/输出数： | 96 |
| 门数： | 60000 |
| 电源电压： | 1.425 V ~ 1.575 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 70°C |
| 封装/外壳： | 121-VFBGA，CSBGA |
| 供应商设备封装： | 121-CSP（6x6） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页当前第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页
Datasheet Information
5-2
Revision 13
Revision 11
(March 2012)
Note indicating that A3P015 is not recommended for new designs has been added.
The "Devices Not Recommended For New Designs" section is new (SAR 36760).
The following sentence was removed from the "Advanced Architecture" section: "In
addition, extensive on-chip programming circuitry allows for rapid, single-voltage
(3.3 V) programming of IGLOO devices via an IEEE 1532 JTAG interface" (SAR
34687).
The reference to guidelines for global spines and VersaTile rows, given in the
"Global Clock Contribution—PCLOCK" section, was corrected to the "Spine
Architecture" section of the Global Resources chapter in the ProASIC3 FPGA Fabric
User's Guide (SAR 34734).
Figure 2-3 Input Buffer Timing Model and Delays (example) has been modified for
the DIN waveform; the Rise and Fall time label has been changed to tDIN (35430).
The AC Loading figures in the "Single-Ended I/O Characteristics" section were
updated to match tables in the "Summary of I/O Timing Characteristics – Default I/O
Software Settings" section (SAR 34883).
Added values for minimum pulse width and removed the FRMAX row from
Use the software to determine the FRMAX for the device you are using (SARs
37279, 29269).
Revision 10
(September 2011)
were revised to clarify that although no existing security measures can give an
absolute guarantee, Microsemi FPGAs implement the best security available in the
industry (SAR 32865).
The value of 34 I/Os for the QN48 package in A3P030 was added to the "I/Os Per
Package 1" section (SAR 33907).
The Y security option and Licensed DPA Logo were added to the "ProASIC3
Ordering Information" section. The trademarked Licensed DPA Logo identifies that a
product is covered by a DPA counter-measures license from Cryptography
Research (SAR 32151).
The "Specifying I/O States During Programming" section is new (SAR 21281).
In Table 2-2 Recommended Operating Conditions 1,2, VPUMP programming
voltage in programming mode was changed from "3.0 to 3.6" to "3.15 to 3.45" (SAR
30666). It was corrected in v2.0 of this datasheet in April 2007 but inadvertently
changed back to “3.0 to 3.6 V” in v1.4 in August 2009. The following changes were
VCCPLL analog power supply (PLL) was changed from "1.4 to 1.6" to "1.425 to
1.575" (SAR 33850).
For VCCI and VMV, values for 3.3 V DC and 3.3 V DC Wide Range were corrected.
The correct value for 3.3 V DC is "3.0 to 3.6 V" and the correct value for 3.3 V Wide
Range is "2.7 to 3.6" (SAR 33848).
update to restore values to the correct columns. Previously the Slew Rate column
was missing and data were aligned incorrectly (SAR 34034).
The notes regarding drive strength in the "Summary of I/O Timing Characteristics –
tables were revised for clarification. They now state that the minimum drive strength
for the default software configuration when run in wide range is ±100 A. The drive
strength displayed in software is supported in normal range only. For a detailed I/V
curve, refer to the IBIS models (SAR 25700).
Revision
Changes
Page
相关PDF资料 |
PDF描述 |
|---|---|
| AGLN030V2-ZQNG48I | IC FPGA NANO 1KB 30K 48-QFN |
| AGL030V2-QNG48I | IC FPGA 1KB FLASH 30K 48-QFN |
| A3P030-2QNG132 | IC FPGA 1KB FLASH 30K 132-QFN |
| A3PN060-Z2VQ100 | IC FPGA NANO 60K GATES 100-VQFP |
| A3PN060-2VQG100 | IC FPGA NANO 60K GATES 100-VQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| A3P060-CSG121I | 功能描述:IC FPGA 1KB FLASH 60K 121-CSP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:ProASIC3 标准包装:152 系列:IGLOO PLUS LAB/CLB数:- 逻辑元件/单元数:792 RAM 位总计:- 输入/输出数:120 门数:30000 电源电压:1.14 V ~ 1.575 V 安装类型:表面贴装 工作温度:-40°C ~ 85°C 封装/外壳:289-TFBGA，CSBGA 供应商设备封装:289-CSP（14x14） |
| A3P060-DIELOT | 制造商:Microsemi Corporation 功能描述:A3P060-DIELOT - Gel-pak, waffle pack, wafer, diced wafer on film |
| A3P060-FFG144 | 制造商:Microsemi Corporation 功能描述:FPGA PROASIC3 60K GATES 193MHZ COMM 130NM 1.5V 144FBGA - Trays |
| A3P060-FFG144ES | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC3 Flash Family FPGAs |
| A3P060-FFG144I | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC3 Flash Family FPGAs |
发布紧急采购，3分钟左右您将得到回复。