- 您现在的位置：买卖IC网 > PDF目录294788 > A3P125-1VQ100I FPGA, 3072 CLBS, 125000 GATES, 350 MHz, PQFP100 PDF资料下载
参数资料
| 型号： | A3P125-1VQ100I |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 3072 CLBS, 125000 GATES, 350 MHz, PQFP100 |
| 封装： | 14 X 14 MM, 1 MM HEIGHT, 0.50 MM PITCH, VQFP-100 |
| 文件页数： | 3/144页 |
| 文件大小： | 4877K |
| 代理商： | A3P125-1VQ100I |
第1页第2页当前第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页
Automotive ProASIC3 DC and Switching Characteristics
2- 88
R e visio n 1
Timing Characteristics
Table 2-117 RAM4K9
Automotive-Case Conditions: TJ = 135°C, Worst-Case VCC = 1.425 V
Parameter Description
–1
Std. Units
tAS
Address Setup Time
0.30 0.36
ns
tAH
Address Hold Time
0.00 0.00
ns
tENS
REN_B, WEN_B Setup Time
0.17 0.20
ns
tENH
REN_B, WEN_B Hold Time
0.12 0.14
ns
tBKS
BLK_B Setup Time
0.28 0.33
ns
tBKH
BLK_B Hold Time
0.02 0.03
ns
tDS
Input Data (DI) Setup Time
0.22 0.26
ns
tDH
Input Data (DI) Hold Time
0.00 0.00
ns
tCKQ1
Clock High to New Data Valid on DO (output retained, WMODE = 0)
2.17 2.55
ns
Clock High to New Data Valid on DO (flow-through, WMODE = 1)
2.86 3.37
ns
tCKQ2
Clock High to New Data Valid on DO (pipelined)
1.09 1.28
ns
tWRO
Address collision clk-to-clk delay for reliable read access after write on same
address
TBD TBD
ns
tCCKH
Address collision clk-to-clk delay for reliable write access after write/read on same
address
TBD TBD
ns
tRSTBQ
RESET_B Low to Data Out Low on DO (flow-through)
1.12 1.32
ns
RESET_B Low to Data Out Low on DO (pipelined)
1.12 1.32
ns
tREMRSTB
RESET_B Removal
0.35 0.41
ns
tRECRSTB
RESET_B Recovery
1.82 2.14
ns
tMPWRSTB
RESET_B Minimum Pulse Width
0.26 0.30
ns
tCYC
Clock Cycle Time
3.93 4.62
ns
FMAX
Maximum Frequency
255
217
MHz
Note:
For specific junction temperature and voltage supply levels, refer to Table 2-5 on page 2-5 for derating values.
相关PDF资料 |
PDF描述 |
|---|---|
| A3P125-FG144I | FPGA, 3072 CLBS, 125000 GATES, 350 MHz, PBGA144 |
| A3P125-VQ100I | FPGA, 3072 CLBS, 125000 GATES, 350 MHz, PQFP100 |
| A3P125-1FGG144I | FPGA, 3072 CLBS, 125000 GATES, 350 MHz, PBGA144 |
| A3P125-1VQG100I | FPGA, 3072 CLBS, 125000 GATES, 350 MHz, PQFP100 |
| A3P125-FGG144I | FPGA, 3072 CLBS, 125000 GATES, 350 MHz, PBGA144 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| A3P125-1VQ100T | 功能描述:IC FPGA 1KB FLASH 125K 100-VQFP RoHS:否 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:ProASIC3 标准包装:90 系列:ProASIC3 LAB/CLB数:- 逻辑元件/单元数:- RAM 位总计:36864 输入/输出数:157 门数:250000 电源电压:1.425 V ~ 1.575 V 安装类型:表面贴装 工作温度:-40°C ~ 125°C 封装/外壳:256-LBGA 供应商设备封装:256-FPBGA（17x17） |
| A3P125-1VQ144 | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC3 Flash Family FPGAs |
| A3P125-1VQ144ES | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC3 Flash Family FPGAs |
| A3P125-1VQ144I | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC3 Flash Family FPGAs |
| A3P125-1VQ144PP | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC3 Flash Family FPGAs |
发布紧急采购，3分钟左右您将得到回复。