收藏本站
参数资料
型号： A3PN030-Z1VQG100
厂商： Microsemi SoC
文件页数： 90/114页
文件大小： 0K
描述： IC FPGA NANO 30K GATES 100-VQFP
标准包装： 90
系列： ProASIC3 nano
输入/输出数： 77
门数： 30000
电源电压： 1.425 V ~ 1.575 V
安装类型： 表面贴装
工作温度： 0°C ~ 70°C
封装/外壳： 100-TQFP
供应商设备封装： 100-VQFP（14x14）
ProASIC3 nano Flash FPGAs
Revision 11
2-63
Timing Characteristics
Table 2-74 RAM4K9
Commercial-Case Conditions: TJ = 70°C, Worst-Case VCC = 1.425 V
Parameter
Description
–2
–1
Std. Units
tAS
Address Setup time
0.25
0.28
0.33
ns
tAH
Address Hold time
0.00
ns
tENS
REN, WEN Setup time
0.14
0.16
0.19
ns
tENH
REN, WEN Hold time
0.10
0.11
0.13
ns
tBKS
BLK Setup time
0.23
0.27
0.31
ns
tBKH
BLK Hold time
0.02
ns
tDS
Input data (DIN) Setup time
0.18
0.21
0.25
ns
tDH
Input data (DIN) Hold time
0.00
ns
tCKQ1
Clock High to New Data Valid on DOUT (output retained, WMODE = 0)
1.79
2.03
2.39
ns
Clock High to New Data Valid on DOUT (flow-through, WMODE = 1)
2.36
2.68
3.15
ns
tCKQ2
Clock High to New Data Valid on DOUT (pipelined)
0.89
1.02
1.20
ns
tC2CWWL1 Address collision clk-to-clk delay for reliable write after write on same
address; applicable to closing edge
0.33
0.28
0.25
ns
tC2CWWH1 Address collision clk-to-clk delay for reliable write after write on same
address; applicable to rising edge
0.30
0.26
0.23
ns
tC2CRWH1 Address collision clk-to-clk delay for reliable read access after write on same
address; applicable to opening edge
0.45
0.38
0.34
ns
tC2CWRH1 Address collision clk-to-clk delay for reliable write access after read on same
address; applicable to opening edge
0.49
0.42
0.37
ns
tRSTBQ
RESET Low to Data Out Low on DOUT (flow through)
0.92
1.05
1.23
ns
RESET Low to Data Out Low on DOUT (pipelined)
0.92
1.05
1.23
ns
tREMRSTB
RESET Removal
0.29
0.33
0.38
ns
tRECRSTB
RESET Recovery
1.50
1.71
2.01
ns
tMPWRSTB RESET Minimum Pulse Width
0.21
0.24
0.29
ns
tCYC
Clock Cycle time
3.23
3.68
4.32
ns
FMAX
Maximum Frequency
310
272
231
MHz
Notes:
1. For more information, refer to the application note Simultaneous Read-Write Operations in Dual-Port SRAM for Flash-
Based cSoCs and FPGAs.
2. For specific junction temperature and voltage-supply levels, refer to Table 3-6 on page 3-4 for derating values.
相关PDF资料
PDF描述
BR24T02FVT-WE2 IC EEPROM I2C 2K 400KHZ 8-TSSOP
AGL030V5-VQ100 IC FPGA 1KB FLASH 30K 100-VQFP
A3P030-VQ100 IC FPGA 1KB FLASH 30K 100-VQFP
AGLN030V5-ZVQG100 IC FPGA NANO 1KB 30K 100VQFP
AGLN030V5-ZVQ100 IC FPGA NANO 1KB 30K 100VQFP
相关代理商/技术参数
参数描述
A3PN030-Z1VQG100I 功能描述:IC FPGA NANO 30K GATES 100-VQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:ProASIC3 nano 标准包装:152 系列:IGLOO PLUS LAB/CLB数:- 逻辑元件/单元数:792 RAM 位总计:- 输入/输出数:120 门数:30000 电源电压:1.14 V ~ 1.575 V 安装类型:表面贴装 工作温度:-40°C ~ 85°C 封装/外壳:289-TFBGA，CSBGA 供应商设备封装:289-CSP（14x14）
A3PN030-Z2QNG48 功能描述:IC FPGA NANO 30K GATES 48-QFN RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:ProASIC3 nano 标准包装:152 系列:IGLOO PLUS LAB/CLB数:- 逻辑元件/单元数:792 RAM 位总计:- 输入/输出数:120 门数:30000 电源电压:1.14 V ~ 1.575 V 安装类型:表面贴装 工作温度:-40°C ~ 85°C 封装/外壳:289-TFBGA，CSBGA 供应商设备封装:289-CSP（14x14）
A3PN030-Z2QNG48I 功能描述:IC FPGA NANO 30K GATES 48-QFN RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:ProASIC3 nano 标准包装:152 系列:IGLOO PLUS LAB/CLB数:- 逻辑元件/单元数:792 RAM 位总计:- 输入/输出数:120 门数:30000 电源电压:1.14 V ~ 1.575 V 安装类型:表面贴装 工作温度:-40°C ~ 85°C 封装/外壳:289-TFBGA，CSBGA 供应商设备封装:289-CSP（14x14）
A3PN030-Z2QNG68 功能描述:IC FPGA NANO 30K GATES 68-QFN RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:ProASIC3 nano 标准包装:152 系列:IGLOO PLUS LAB/CLB数:- 逻辑元件/单元数:792 RAM 位总计:- 输入/输出数:120 门数:30000 电源电压:1.14 V ~ 1.575 V 安装类型:表面贴装 工作温度:-40°C ~ 85°C 封装/外壳:289-TFBGA，CSBGA 供应商设备封装:289-CSP（14x14）
A3PN030-Z2QNG68I 功能描述:IC FPGA NANO 30K GATES 68-QFN RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:ProASIC3 nano 标准包装:152 系列:IGLOO PLUS LAB/CLB数:- 逻辑元件/单元数:792 RAM 位总计:- 输入/输出数:120 门数:30000 电源电压:1.14 V ~ 1.575 V 安装类型:表面贴装 工作温度:-40°C ~ 85°C 封装/外壳:289-TFBGA，CSBGA 供应商设备封装:289-CSP（14x14）
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*