参数资料
| 型号： | A40MX02-1PQ100I |
| 厂商： | Microsemi SoC |
| 文件页数： | 101/142页 |
| 文件大小： | 0K |
| 描述： | IC FPGA MX SGL CHIP 3K 100-PQFP |
| 标准包装： | 66 |
| 系列： | MX |
| 输入/输出数： | 57 |
| 门数： | 3000 |
| 电源电压： | 3 V ~ 3.6 V，4.5 V ~ 5.5 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 100-BQFP |
| 供应商设备封装： | 100-PQFP（14x20） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页当前第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页
40MX and 42MX FPGA Families
Re vi s i on 11
1 - 57
Input Module Propagation Delays
tINYH
Pad-to-Y HIGH
1.5
1.6
1.8
2.17
3.0
ns
tINYL
Pad-to-Y LOW
1.2
1.3
1.4
1.7
2.4
ns
tINGH
G to Y HIGH
1.8
2.0
2.3
2.7
3.7
ns
tINGL
G to Y LOW
1.8
2.0
2.3
2.7
3.7
ns
Input Module Predicted Routing Delays2
tIRD1
FO = 1 Routing Delay
2.8
3.2
3.6
4.2
5.9
ns
tIRD2
FO = 2 Routing Delay
3.2
3.5
4.0
4.7
6.6
ns
tIRD3
FO = 3 Routing Delay
3.5
3.9
4.4
5.2
7.3
ns
tIRD4
FO = 4 Routing Delay
3.9
4.3
4.9
5.7
8.0
ns
tIRD8
FO = 8 Routing Delay
5.2
5.8
6.6
7.7
10.8
ns
Global Clock Network
tCKH
Input LOW to HIGH
FO = 32
FO = 256
4.1
4.5
5.0
5.1
5.6
6.0
6.7
8.4
9.3
ns
tCKL
Input HIGH to LOW
FO = 32
FO = 256
5.0
5.4
5.5
6.0
6.2
6.8
7.3
8.0
10.2
11.2
ns
tPWH
Minimum Pulse Width
HIGH
FO = 32
FO = 256
1.7
1.9
2.1
2.3
2.5
2.7
3.5
3.8
ns
tPWL
Minimum Pulse Width
LOW
FO = 32
FO = 256
1.7
1.9
2.1
2.3
2.5
2.7
3.5
3.8
ns
tCKSW
Maximum Skew
FO = 32
FO = 256
0.4
0.5
0.6
0.9
ns
tSUEXT
Input Latch External
Set-Up
FO = 32
FO = 256
0.0
ns
tHEXT
Input Latch External
Hold
FO = 32
FO = 256
3.3
3.7
4.1
4.2
4.6
4.9
5.5
6.9
7.6
ns
tP
Minimum Period
FO = 32
FO = 256
5.6
6.1
6.2
6.8
6.7
7.4
7.8
8.5
12.9
14.2
ns
fMAX
Maximum Frequency
FO = 32
FO = 256
177
161
146
148
135
129
117
77
70
MHz
Table 1-33 A42MX09 Timing Characteristics (Nominal 3.3 V Operation) (continued)
(Worst-Case Commercial Conditions, VCCA = 3.0 V, TJ = 70°C)
–3 Speed
–2 Speed
–1 Speed
Std Speed
–F Speed
Units
Parameter / Description
Min. Max. Min. Max. Min. Max. Min. Max. Min. Max.
Notes:
1. For dual-module macros, use tPD1 + tRD1 + tPDn, tCO + tRD1 + tPDn, or tPD1 + tRD1 + tSUD, whichever is appropriate.
2. Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for
estimating device performance. Post-route timing analysis or simulation is required to determine actual performance.
3. Data applies to macros based on the S-module. Timing parameters for sequential macros constructed from C-modules
can be obtained from the Timer utility.
4. Set-up and hold timing parameters for the input buffer latch are defined with respect to the PAD and the D input. External
setup/hold timing parameters must account for delay from an external PAD signal to the G inputs. Delay from an external
PAD signal to the G input subtracts (adds) to the internal setup (hold) time.
5. Delays based on 35 pF loading.
相关PDF资料 |
PDF描述 |
|---|---|
| GSC65DRYI | CONN EDGECARD 130PS DIP .100 SLD |
| GMC65DRYI | CONN EDGECARD 130PS DIP .100 SLD |
| ACM43DTKI | CONN EDGECARD 86POS DIP .156 SLD |
| ASM36DSEF-S13 | CONN EDGECARD 72POS .156 EXTEND |
| AMM36DSEF-S13 | CONN EDGECARD 72POS .156 EXTEND |
相关代理商/技术参数 |
参数描述 |
|---|---|
| A40MX02-1PQ100M | 制造商:Microsemi Corporation 功能描述:FPGA 40MX Family 3K Gates 295 Cells 96MHz/160MHz 0.45um Technology 3.3V/5V 100-Pin PQFP 制造商:Microsemi Corporation 功能描述:FPGA 3K GATES 295 CELLS 96MHZ/160MHZ 0.45UM 3.3V/5V 100PQFP - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA MX SGL CHIP 3K 100-PQFP |
| A40MX02-1PQG100 | 功能描述:IC FPGA MX SGL CHIP 3K 100-PQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:MX 标准包装:90 系列:ProASIC3 LAB/CLB数:- 逻辑元件/单元数:- RAM 位总计:36864 输入/输出数:157 门数:250000 电源电压:1.425 V ~ 1.575 V 安装类型:表面贴装 工作温度:-40°C ~ 125°C 封装/外壳:256-LBGA 供应商设备封装:256-FPBGA（17x17） |
| A40MX02-1PQG100I | 功能描述:IC FPGA MX SGL CHIP 3K 100-PQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:MX 标准包装:90 系列:ProASIC3 LAB/CLB数:- 逻辑元件/单元数:- RAM 位总计:36864 输入/输出数:157 门数:250000 电源电压:1.425 V ~ 1.575 V 安装类型:表面贴装 工作温度:-40°C ~ 125°C 封装/外壳:256-LBGA 供应商设备封装:256-FPBGA（17x17） |
| A40MX02-1PQG100M | 制造商:Microsemi Corporation 功能描述:FPGA 3K GATES 295 CELLS 96MHZ/160MHZ 0.45UM 3.3V/5V 100PQFP - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA 57 I/O 100PQFP |
| A40MX02-1VQ80 | 功能描述:IC FPGA MX SGL CHIP 3K 80-VQFP RoHS:否 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:MX 标准包装:90 系列:ProASIC3 LAB/CLB数:- 逻辑元件/单元数:- RAM 位总计:36864 输入/输出数:157 门数:250000 电源电压:1.425 V ~ 1.575 V 安装类型:表面贴装 工作温度:-40°C ~ 125°C 封装/外壳:256-LBGA 供应商设备封装:256-FPBGA（17x17） |
发布紧急采购，3分钟左右您将得到回复。