参数资料
| 型号： | A54SX08-1PLG84I |
| 厂商： | Microsemi SoC |
| 文件页数： | 15/64页 |
| 文件大小： | 0K |
| 描述： | IC FPGA SX 12K GATES 84-PLCC |
| 标准包装： | 16 |
| 系列： | SX |
| LAB/CLB数： | 768 |
| 输入/输出数： | 69 |
| 门数： | 12000 |
| 电源电压： | 3 V ~ 3.6 V，4.75 V ~ 5.25 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 84-LCC（J 形引线） |
| 供应商设备封装： | 84-PLCC（29.31x29.31） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页当前第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页
SX Family FPGAs
1- 18
v3.2
Step 3:
Calculate DC Power Dissipation
DC Power Dissipation
PDC = (Istandby) × VCCA + (Istandby) × VCCR + (Istandby) ×
VCCI + X × VOL × IOL + Y(VCCI – VOH) × VOH
EQ 1-12
For a rough estimate of DC Power Dissipation, only use
PDC =(Istandby) × VCCA. The rest of the formula provides a
very small number that can be considered negligible.
PDC = (Istandby) × VCCA
PDC = .55 mA × 3.3 V
PDC = 0.001815 W
Step 4:
Calculate Total Power Consumption
PTotal = PAC + PDC
PTotal = 1.461 + 0.001815
PTotal = 1.4628 W
Step 5:
Compare Estimated Power Consumption
against Characterized Power Consumption
The estimated total power consumption for this design is
1.46 W. The characterized power consumption for this
design at 200 MHz is 1.0164 W.
Step 1:
Define Terms Used in Formula
VCCA
3.3
Module
Number of logic modules switching
at fm (Used 50%)
m
264
Average logic modules switching rate
fm (MHz) (Guidelines: f/10)
fm
20
Module capacitance CEQM (pF)
CEQM
4.0
Input Buffer
Number of input buffers switching at fn
n1
Average input switching rate fn (MHz)
(Guidelines: f/5)
fn
40
Input buffer capacitance CEQI (pF)
CEQI
3.4
Output Buffer
Number of output buffers switching at fp p1
Average output buffers switching rate
fp(MHz) (Guidelines: f/10)
fp
20
Output buffers buffer capacitance
CEQO (pF)
CEQO
4.7
Output Load capacitance CL (pF)
CL
35
RCLKA
Number of Clock loads q1
q1
528
Capacitance of routed array clock (pF)
CEQCR 1.6
Average clock rate (MHz)
fq1
200
Fixed capacitance (pF)
r1
138
RCLKB
Number of Clock loads q2
q2
0
Capacitance of routed array clock (pF)
CEQCR 1.6
Average clock rate (MHz)
fq2
0
Fixed capacitance (pF)
r2
138
HCLK
Number of Clock loads
s1
0
Variable capacitance of dedicated
array clock (pF)
CEQHV 0.61
5
Fixed capacitance of dedicated
array clock (pF)
CEQHF 96
Average clock rate (MHz)
fs1
0
Step 2:
Calculate Dynamic Power Consumption
VCCA × VCCA
10.89
m × fm × CEQM
0.02112
n × fn × CEQI
0.000136
p × fp × (CEQO+CL)
0.000794
0.5 (q1 × CEQCR × fq1) + (r1 × fq1)
0.11208
0.5(q2 × CEQCR × fq2) + (r2 × fq2)0
0.5 (s1 × CEQHV × fs1) + (CEQHF × fs1)0
PAC = 1.461 W
相关PDF资料 |
PDF描述 |
|---|---|
| 977-025-010R031 | BACKSHELL DB25 GREY PLASTIC |
| 10320-52F0-008 | CONN JUNCTION SHELL 20POS STRGT |
| FMM18DSEN-S13 | CONN EDGECARD 36POS .156 EXTEND |
| 10336-52F0-008 | CONN JUNCTION SHELL 36POS STRGT |
| 10326-52F0-008 | CONN JUNCTION SHELL 26POS STRGT |
相关代理商/技术参数 |
参数描述 |
|---|---|
| A54SX08-1PQ208 | 功能描述:IC FPGA SX 12K GATES 208-PQFP RoHS:否 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:SX 标准包装:40 系列:SX-A LAB/CLB数:6036 逻辑元件/单元数:- RAM 位总计:- 输入/输出数:360 门数:108000 电源电压:2.25 V ~ 5.25 V 安装类型:表面贴装 工作温度:0°C ~ 70°C 封装/外壳:484-BGA 供应商设备封装:484-FPBGA（27X27） |
| A54SX08-1PQ208I | 功能描述:IC FPGA SX 12K GATES 208-PQFP RoHS:否 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:SX 标准包装:40 系列:SX-A LAB/CLB数:6036 逻辑元件/单元数:- RAM 位总计:- 输入/输出数:360 门数:108000 电源电压:2.25 V ~ 5.25 V 安装类型:表面贴装 工作温度:0°C ~ 70°C 封装/外壳:484-BGA 供应商设备封装:484-FPBGA（27X27） |
| A54SX08-1PQ208M | 制造商:未知厂家 制造商全称:未知厂家 功能描述:54SX Family FPGAs |
| A54SX08-1PQ208PP | 制造商:未知厂家 制造商全称:未知厂家 功能描述:54SX Family FPGAs |
| A54SX08-1PQG208 | 功能描述:IC FPGA SX 12K GATES 208-PQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:SX 标准包装:40 系列:SX-A LAB/CLB数:6036 逻辑元件/单元数:- RAM 位总计:- 输入/输出数:360 门数:108000 电源电压:2.25 V ~ 5.25 V 安装类型:表面贴装 工作温度:0°C ~ 70°C 封装/外壳:484-BGA 供应商设备封装:484-FPBGA（27X27） |
发布紧急采购，3分钟左右您将得到回复。