参数资料
| 型号： | AD2S1210DSTZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 33/36页 |
| 文件大小： | 0K |
| 描述： | IC CONV R/D VAR RES OSC 48LQFP |
| 标准包装： | 1 |
| 类型： | R/D 转换器 |
| 分辨率（位）： | 10，12，14，16 b |
| 数据接口： | 串行，并联 |
| 电压电源： | 模拟和数字 |
| 电源电压： | 4.75 V ~ 5.25 V |
| 工作温度： | -40°C ~ 125°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 48-LQFP |
| 供应商设备封装： | 48-LQFP（7x7） |
| 包装： | 托盘 |
| 产品目录页面： | 790 (CN2011-ZH PDF) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页当前第33页第34页第35页第36页
AD2S1210
Rev. A | Page 6 of 36
TIMING SPECIFICATIONS
Table 2.
Parameter
Description
Limit at TMIN, TMAX
Unit
fCLKIN
Frequency of clock input
6.144
MHz min
10.24
MHz max
tCK
Clock period ( = 1/fCLKIN)
98
ns min
163
ns max
t1
A0 and A1 setup time before RD/CS low
2
ns min
t2
Delay CS falling edge to WR/FSYNC rising edge
22
ns min
t3
Address/data setup time during a write cycle
3
ns min
t4
Address/data hold time during a write cycle
2
ns min
t5
Delay WR/FSYNC rising edge to CS rising edge
2
ns min
t6
Delay CS rising edge to CS falling edge
10
ns min
t7
Delay between writing address and writing data
2 × tCK + 20
ns min
t8
A0 and A1 hold time after WR/FSYNC rising edge
2
ns min
t9
Delay between successive write cycles
6 × tCK + 20
ns min
t10
Delay between rising edge of WR/FSYNC and falling edge of RD
2
ns min
t11
Delay CS falling edge to RD falling edge
2
ns min
t12
Enable delay RD low to data valid in configuration mode
VDRIVE = 4.5 V to 5.25 V
37
ns min
VDRIVE = 2.7 V to 3.6 V
25
ns min
VDRIVE = 2.3 V to 2.7 V
30
ns min
t13
RD rising edge to CS rising edge
2
ns min
t14A
Disable delay RD high to data high-Z
16
ns min
t14B
Disable delay CS high to data high-Z
16
ns min
t15
Delay between rising edge of RD and falling edge of WR/FSYNC
2
ns min
t16
SAMPLE pulse width
2 × tCK + 20
ns min
t17
Delay from SAMPLE before RD/CS low
6 × tCK + 20
ns min
t18
Hold time RD before RD low
2
ns min
t19
Enable delay RD/CS low to data valid
VDRIVE = 4.5 V to 5.25 V
17
ns min
VDRIVE = 2.7 V to 3.6 V
21
ns min
VDRIVE = 2.3 V to 2.7 V
33
ns min
t20
RD pulse width
6
ns min
t21
A0 and A1 set time to data valid when RD/CS low
VDRIVE = 4.5 V to 5.25 V
36
ns min
VDRIVE = 2.7 V to 3.6 V
37
ns min
VDRIVE = 2.3 V to 2.7 V
29
ns min
t22
Delay WR/FSYNC falling edge to SCLK rising edge
3
ns min
t23
Delay WR/FSYNC falling edge to SDO release from high-Z
VDRIVE = 4.5 V to 5.25 V
16
ns min
VDRIVE = 2.7 V to 3.6 V
26
ns min
VDRIVE = 2.3 V to 2.7 V
29
ns min
t24
Delay SCLK rising edge to DBx valid
VDRIVE = 4.5 V to 5.25 V
24
ns min
VDRIVE = 2.7 V to 3.6 V
18
ns min
VDRIVE = 2.3 V to 2.7 V
32
ns min
t25
SCLK high time
0.4 × tSCLK
ns min
t26
SCLK low time
0.4 × tSCLK
ns min
t27
SDI setup time prior to SCLK falling edge
3
ns min
t28
SDI hold time after SCLK falling edge
2
ns min
相关PDF资料 |
PDF描述 |
|---|---|
| AD7581JNZ | IC DAS 8BIT 8CH 5V 28DIP |
| AD7890BRZ-2 | IC DAS 12BIT 8CH 24-SOIC |
| VI-2T1-MY-S | CONVERTER MOD DC/DC 12V 50W |
| LTC1287CCN8#PBF | IC DATA ACQ SYS 12BIT 3V 8-DIP |
| LTC1287CCN8 | IC DATA ACQ SYS 12BIT 3V 8-DIP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD2S1210DSTZ | 制造商:Analog Devices 功能描述:IC, ADC, 16BIT, PARALLEL, SERIAL, LQFP-4 |
| AD2S1210SST-EP-RL7 | 功能描述:模数转换器 - ADC IC 10-16 Bit R/D Cnvtr w/Ref Oscilltr RoHS:否 制造商:Analog Devices 通道数量: 结构: 转换速率: 分辨率: 输入类型: 信噪比: 接口类型: 工作电源电压: 最大工作温度: 安装风格: 封装 / 箱体: |
| AD2S1210SSTZ-EPRL7 | 功能描述:IC CONV R/D VAR REF OSC 48LQFP 制造商:analog devices inc. 系列:* 零件状态:在售 标准包装:500 |
| AD2S1210WDSTZ | 制造商:Analog Devices 功能描述: |
| AD2S1210WDSTZRL7 | 功能描述:IC CONV R/D VAR REF OSC 48LQFP RoHS:是 类别:集成电路 (IC) >> 数据采集 - ADCs/DAC - 专用型 系列:- 产品培训模块:Data Converter Basics 标准包装:1 系列:- 类型:电机控制 分辨率（位）:12 b 采样率（每秒）:1M 数据接口:串行，并联 电压电源:单电源 电源电压:2.7 V ~ 3.6 V，4.5 V ~ 5.5 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:100-TQFP 供应商设备封装:100-TQFP（14x14） 包装:剪切带 (CT) 其它名称:296-18373-1 |
发布紧急采购，3分钟左右您将得到回复。