- 您现在的位置：买卖IC网 > PDF目录10544 > AD7273BRMZ (Analog Devices Inc)IC ADC 10BIT 3MSPS HS LP 8MSOP PDF资料下载
参数资料
| 型号： | AD7273BRMZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 28/29页 |
| 文件大小： | 0K |
| 描述： | IC ADC 10BIT 3MSPS HS LP 8MSOP |
| 标准包装： | 50 |
| 位数： | 10 |
| 采样率（每秒）： | 3M |
| 数据接口： | DSP，MICROWIRE?，QSPI?，串行，SPI? |
| 转换器数目： | 1 |
| 功率耗散（最大）： | 18mW |
| 电压电源： | 单电源 |
| 工作温度： | -40°C ~ 125°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 8-TSSOP，8-MSOP（0.118"，3.00mm 宽） |
| 供应商设备封装： | 8-MSOP |
| 包装： | 管件 |
| 输入数目和类型： | 1 个单端，单极 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页当前第28页第29页
AD7273/AD7274
Rev. 0 | Page 7 of 28
TIMING SPECIFICATIONS
VDD = 2.35 V to 3.6 V; VREF = 2.35 to VDD; TA = TMIN to TMAX, unless otherwise noted.1 Guaranteed by characterization. All input signals
are specified with tr = tf = 2 ns (10% to 90% of VDD) and timed from a voltage level of 1.6 V.
Table 4.
Parameter
Limit at TMIN, TMAX
AD7273/AD7274
Unit
Description
fSCLK2
500
kHz min3
48
MHz max
tCONVERT
14 × tSCLK
AD7274
12 × tSCLK
AD7273
tQUIET
4
ns min
Minimum quiet time required between bus relinquish and start of
next conversion
t1
3
ns min
Minimum CS pulse width
t2
6
ns min
CS to SCLK setup time
t34
4
ns max
Delay from CS until SDATA three-state disabled
t44
15
ns max
Data access time after SCLK falling edge
t5
0.4 tSCLK
ns min
SCLK low pulse width
t6
0.4 tSCLK
ns min
SCLK high pulse width
t74
5
ns min
SCLK to data valid hold time
t8
14
ns max
SCLK falling edge to SDATA three-state
5
ns min
SCLK falling edge to SDATA three-state
t9
4.2
ns max
CS rising edge to SDATA three-state
tPOWER-UP5
1
μs max
Power-up time from full power-down
1 Sample tested during initial release to ensure compliance. All timing specifications given are with a 10 pF load capacitance. With a load capacitance greater than this
value, a digital buffer or latch must be used.
2 Mark/space ratio for the SCLK input is 40/60 to 60/40.
3 Minimum fSCLK at which specifications are guaranteed.
4 The time required for the output to cross the VIH or VIL voltage.
5 See the Power-Up Times section
SCLK
VIH
VIL
SDATA
t4
04973-002
Figure 2. Access Time After SCLK Falling Edge
SCLK
VIH
VIL
SDATA
t7
04973-003
Figure 3. Hold Time After SCLK Falling Edge
SCLK
1.4V
SDATA
t8
04973-004
Figure 4. SCLK Falling Edge SDATA Three-State
相关PDF资料 |
PDF描述 |
|---|---|
| AD7939BSUZ | IC ADC 10BIT 8CH PARALL 32TQFP |
| AD7822BRZ | IC ADC 8BIT 1CH 2MSPS 20-SOIC |
| VE-J43-MW-F2 | CONVERTER MOD DC/DC 24V 100W |
| AD7811YNZ | IC ADC 10BIT 4CHAN SRL 16DIP |
| VI-2TJ-IW-F3 | CONVERTER MOD DC/DC 36V 100W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD7273BRMZ2 | 制造商:AD 制造商全称:Analog Devices 功能描述:3 MSPS,10-/12-Bit ADCs in 8-Lead TSOT |
| AD7273BRMZ-REEL | 功能描述:IC ADC 10BIT 3MSPS HS LP 8MSOP RoHS:是 类别:集成电路 (IC) >> 数据采集 - 模数转换器 系列:- 标准包装:1,000 系列:- 位数:16 采样率（每秒）:45k 数据接口:串行 转换器数目:2 功率耗散（最大）:315mW 电压电源:模拟和数字 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:28-SOIC（0.295"，7.50mm 宽） 供应商设备封装:28-SOIC W 包装:带卷 (TR) 输入数目和类型:2 个单端，单极 |
| AD7273BRMZ-REEL2 | 制造商:AD 制造商全称:Analog Devices 功能描述:3 MSPS,10-/12-Bit ADCs in 8-Lead TSOT |
| AD7273BUJ-REEL | 制造商:AD 制造商全称:Analog Devices 功能描述:3MSPS,10-/12-Bit ADCs in 8-Lead TSOT |
| AD7273BUJ-REEL7 | 制造商:AD 制造商全称:Analog Devices 功能描述:3 MSPS,10-/12-Bit ADCs in 8-Lead TSOT |
发布紧急采购，3分钟左右您将得到回复。