参数资料
| 型号： | AD7734BRU |
| 厂商： | Analog Devices Inc |
| 文件页数： | 29/32页 |
| 文件大小： | 0K |
| 描述： | IC ADC 24BIT 4-CH 28-TSSOP |
| 标准包装： | 1 |
| 位数： | 24 |
| 采样率（每秒）： | 15.4k |
| 数据接口： | DSP，MICROWIRE?，QSPI?，串行，SPI? |
| 转换器数目： | 1 |
| 功率耗散（最大）： | 100mW |
| 电压电源： | 模拟和数字 |
| 工作温度： | -40°C ~ 105°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 28-TSSOP（0.173"，4.40mm 宽） |
| 供应商设备封装： | 28-TSSOP |
| 包装： | 管件 |
| 输入数目和类型： | 4 个单端，单极；4 个单端，双极 |
| 配用： | EVAL-AD7734EBZ-ND - BOARD EVALUATION FOR AD7734 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页当前第29页第30页第31页第32页
AD7734
Data Sheet
Rev. A | Page 6 of 32
TIMING SPECIFICATIONS
Table 2. (AVDD = 5 V ± 5%; DVDD = 2.7 V to 3.6 V, or 5 V ± 5%; Input Logic 0 = 0 V; Logic 1 = DVDD; unless otherwise noted.)1
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
Master Clock Range
1
6.144
MHz
t
1
50
ns
SYNC Pulsewidth
t
2
500
ns
RESET Pulsewidth
Read Operation
t
4
0
ns
CS Falling Edge to SCLK Falling Edge Setup Time
t
5
SCLK Falling Edge to Data Valid Delay
0
60
ns
DV
DD of 4.75 V to 5.25 V
0
80
ns
DV
DD of 2.7 V to 3.3 V
t
CS Falling Edge to Data Valid Delay
0
60
ns
DV
DD of 4.75 V to 5.25 V
0
80
ns
DV
DD of 2.7 V to 3.3 V
t
6
50
ns
SCLK High Pulsewidth
t
7
50
ns
SCLK Low Pulsewidth
t
8
0
ns
CS Rising Edge after SCLK Rising Edge Hold Time
t
9
10
80
ns
Bus Relinquish Time after SCLK Rising Edge
Write Operation
t
11
0
ns
CS Falling Edge to SCLK Falling Edge Setup
t
12
30
ns
Data Valid to SCLK Rising Edge Setup Time
t
13
25
ns
Data Valid after SCLK Rising Edge Hold Time
t
14
50
ns
SCLK High Pulsewidth
t
15
50
ns
SCLK Low Pulsewidth
t
16
0
ns
CS Rising Edge after SCLK Rising Edge Hold Time
1 Sample tested during initial release to ensure compliance. All input signals are specified with tr = tf = 5 ns (10% to 90% of DV
DD) and timed from a voltage level of
1.6 V. See Figure 2 and Figure 3.
2 These numbers are measured with the load circuit of Figure 4 and defined as the time required for the output to cross the V
OL or VOH limits.
3 This specification is relevant only if CS goes low while SCLK is low.
4 These numbers are derived from the measured time taken by the data output to change 0.5 V when loaded with the circuit of Figure 4. The measured number is then
extrapolated back to remove effects of charging or discharging the 50 pF capacitor. This means that the times quoted in the Timing Characteristics are the true bus
relinquish times of the part and as such are independent of external bus loading capacitances.
相关PDF资料 |
PDF描述 |
|---|---|
| AD7738BRU | IC ADC 24BIT 8-CH 28-TSSOP |
| AD7739BRU | IC ADC 24BIT 8-CH 24-TSSOP |
| AD7760BSVZ-REEL | IC ADC 24BIT 2.5MSPS 64TQFP |
| AD7762BSVZ-REEL | IC ADC 24BIT 625KSPS 64TQFP |
| AD7763BSVZ | IC ADC 24BIT SRL 625KSPS 64TQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD7734BRU-REEL | 制造商:Analog Devices 功能描述:ADC Single Delta-Sigma 3.05Msps 24-bit Serial 28-Pin TSSOP T/R 制造商:Analog Devices 功能描述:ADC SGL DELTA-SIGMA 15.437KSPS 24BIT SERL 28TSSOP - Tape and Reel |
| AD7734BRU-REEL7 | 制造商:Analog Devices 功能描述:ADC Single Delta-Sigma 3.05Msps 24-bit Serial 28-Pin TSSOP T/R 制造商:Analog Devices 功能描述:ADC SGL DELTA-SIGMA 15.437KSPS 24BIT SERL 28TSSOP - Tape and Reel |
| AD7734BRUZ | 功能描述:IC ADC 24BIT 4-CH 28-TSSOP RoHS:是 类别:集成电路 (IC) >> 数据采集 - 模数转换器 系列:- 其它有关文件:TSA1204 View All Specifications 标准包装:1 系列:- 位数:12 采样率（每秒）:20M 数据接口:并联 转换器数目:2 功率耗散（最大）:155mW 电压电源:模拟和数字 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:48-TQFP 供应商设备封装:48-TQFP（7x7） 包装:Digi-Reel® 输入数目和类型:4 个单端，单极；2 个差分，单极 产品目录页面:1156 (CN2011-ZH PDF) 其它名称:497-5435-6 |
| AD7734BRUZ | 制造商:Analog Devices 功能描述:IC 24BIT ADC SMD 7734 TSSOP28 |
| AD7734BRUZ-REEL | 功能描述:IC ADC 24BIT 4CH SIG-DEL 28TSSOP RoHS:是 类别:集成电路 (IC) >> 数据采集 - 模数转换器 系列:- 标准包装:1,000 系列:- 位数:12 采样率（每秒）:300k 数据接口:并联 转换器数目:1 功率耗散（最大）:75mW 电压电源:单电源 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:24-SOIC（0.295"，7.50mm 宽） 供应商设备封装:24-SOIC 包装:带卷 (TR) 输入数目和类型:1 个单端，单极；1 个单端，双极 |
发布紧急采购，3分钟左右您将得到回复。