- 您现在的位置：买卖IC网 > PDF目录16849 > AD9522-4/PCBZ (Analog Devices Inc)BOARD EVAL FOR AD9522-4 CLK GEN PDF资料下载
参数资料
| 型号： | AD9522-4/PCBZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 3/84页 |
| 文件大小： | 0K |
| 描述： | BOARD EVAL FOR AD9522-4 CLK GEN |
| 设计资源： | AD9522 Eval Board Schematic AD9522 BOM |
| 标准包装： | 1 |
| 主要目的： | 计时，时钟发生器 |
| 嵌入式： | 否 |
| 已用 IC / 零件： | AD9522-4 |
| 主要属性： | 12 LVDS/24 CMOS 输出，1.6 GHz VCO |
| 次要属性： | I²C & SPI 接口 |
| 已供物品： | 板 |
第1页第2页当前第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页
AD9522-4
Rev. 0 | Page 11 of 84
CLOCK OUTPUT ABSOLUTE TIME JITTER (CLOCK GENERATION USING EXTERNAL VCXO)
Table 10.
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
LVDS OUTPUT ABSOLUTE TIME JITTER
Application example based on a typical setup using an
external 245.76 MHz VCXO (Toyocom TCO-2112);
reference = 15.36 MHz; R DIV = 1
LVDS = 245.76 MHz; PLL LBW = 125 Hz
87
fs rms
Integration BW = 200 kHz to 5 MHz
108
fs rms
Integration BW = 200 kHz to 10 MHz
146
fs rms
Integration BW = 12 kHz to 20 MHz
LVDS = 122.88 MHz; PLL LBW = 125 Hz
120
fs rms
Integration BW = 200 kHz to 5 MHz
151
fs rms
Integration BW = 200 kHz to 10 MHz
207
fs rms
Integration BW = 12 kHz to 20 MHz
LVDS = 61.44 MHz; PLL LBW = 125 Hz
157
fs rms
Integration BW = 200 kHz to 5 MHz
210
fs rms
Integration BW = 200 kHz to 10 MHz
295
fs rms
Integration BW = 12 kHz to 20 MHz
CLOCK OUTPUT ADDITIVE TIME JITTER (VCO DIVIDER NOT USED)
Table 11.
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
LVDS OUTPUT ADDITIVE TIME JITTER
Distribution section only; does not include PLL and
VCO; measured at rising edge of clock signal
CLK = 622.08 MHz
69
fs rms
Integration bandwidth = 12 kHz to 20 MHz
Any LVDS Output = 622.08 MHz
Divide Ratio = 1
CLK = 622.08 MHz
116
fs rms
Integration bandwidth = 12 kHz to 20 MHz
Any LVDS Output = 155.52 MHz
Divide Ratio = 4
CLK = 100 MHz
263
fs rms
Calculated from SNR of ADC method
Any LVDS Output = 100 MHz
Broadband jitter
Divide Ratio = 1
CLK = 500 MHz
242
fs rms
Calculated from SNR of ADC method
Any LVDS Output = 100 MHz
Broadband jitter
Divide Ratio = 5
CMOS OUTPUT ADDITIVE TIME JITTER
Distribution section only; does not include PLL and VCO
CLK = 200 MHz
289
fs rms
Calculated from SNR of ADC method
Any CMOS Output Pair = 100 MHz
Broadband jitter
Divide Ratio = 2
相关PDF资料 |
PDF描述 |
|---|---|
| AD9520-0/PCBZ | BOARD EVAL AD9520-0 |
| SRR4018-270Y | INDUCTOR POWER 27UH 0.77A 4018 |
| MLF2012E8R2K | INDUCTOR MULTILAYER 8.2UH 0805 |
| V110B48E150BL | CONVERTER MOD DC/DC 48V 150W |
| AD9515/PCBZ | BOARD EVAL CLOCK 2CH AD9515 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9522-5 | 制造商:AD 制造商全称:Analog Devices 功能描述:12 LVDS/24 CMOS Output Clock Generator |
| AD9522-5/PCBZ | 功能描述:BOARD EVALUATION FOR AD9522-5 RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:- 标准包装:1 系列:PSoC® 主要目的:电源管理，热管理 嵌入式:- 已用 IC / 零件:- 主要属性:- 次要属性:- 已供物品:板，CD，电源 |
| AD9522-5BCPZ | 功能描述:IC CLOCK GEN 2.4GHZ 64LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 标准包装:2,000 系列:- 类型:PLL 时钟发生器 PLL:带旁路 输入:LVCMOS，LVPECL 输出:LVCMOS 电路数:1 比率 - 输入:输出:2:11 差分 - 输入:输出:是/无 频率 - 最大:240MHz 除法器/乘法器:是/无 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:32-LQFP 供应商设备封装:32-TQFP（7x7） 包装:带卷 (TR) |
| AD9522-5BCPZ-REEL7 | 功能描述:IC CLOCK GEN 2.4GHZ 64LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 标准包装:2,000 系列:- 类型:PLL 时钟发生器 PLL:带旁路 输入:LVCMOS，LVPECL 输出:LVCMOS 电路数:1 比率 - 输入:输出:2:11 差分 - 输入:输出:是/无 频率 - 最大:240MHz 除法器/乘法器:是/无 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:32-LQFP 供应商设备封装:32-TQFP（7x7） 包装:带卷 (TR) |
| AD9523 | 制造商:AD 制造商全称:Analog Devices 功能描述:Jitter Cleaner and Clock Generator with 14 Differential or 29 LVCMOS Outputs |
发布紧急采购，3分钟左右您将得到回复。