- 您现在的位置：买卖IC网 > PDF目录12015 > AT32AP7000-CTUT (Atmel)IC MCU AVR32 256-CTBGA PDF资料下载
参数资料
| 型号： | AT32AP7000-CTUT |
| 厂商： | Atmel |
| 文件页数： | 167/346页 |
| 文件大小： | 0K |
| 描述： | IC MCU AVR32 256-CTBGA |
| 产品培训模块： | MCU Product Line Introduction |
| 标准包装： | 450 |
| 系列： | AVR®32 AP7 |
| 核心处理器： | AVR |
| 芯体尺寸： | 32-位 |
| 速度： | 150MHz |
| 连通性： | EBI/EMI，以太网，I²C，MMC，PS2，SPI，SSC，UART/USART，USB |
| 外围设备： | AC'97，DMA，I²S，LCD，POR，PWM，WDT |
| 输入/输出数： | 160 |
| 程序存储器类型： | ROMless |
| RAM 容量： | 32K x 8 |
| 电压 - 电源 (Vcc/Vdd)： | 1.65 V ~ 1.95 V |
| 数据转换器： | D/A 2x16b |
| 振荡器型： | 内部 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 256-CTBGA |
| 包装： | 托盘 |
| 配用： | ATAVRONEKIT-ND - KIT AVR/AVR32 DEBUGGER/PROGRMMR ATNGW100-ND - KIT AVR32 NETWORK GATEWAY ATSTK1000-ND - KIT STARTER FOR AVR32AP7000 |
| 其它名称： | AT32AP7000-133CGU AT32AP7000-133CGU-ND |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页当前第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页
249
2545T–AVR–05/11
ATmega48/88/168
Figure 24-7. ADC timing diagram, free running conversion.
24.5
Changing channel or reference selection
The MUXn and REFS1:0 bits in the ADMUX Register are single buffered through a temporary
register to which the CPU has random access. This ensures that the channels and reference
selection only takes place at a safe point during the conversion. The channel and reference
selection is continuously updated until a conversion is started. Once the conversion starts, the
channel and reference selection is locked to ensure a sufficient sampling time for the ADC. Con-
tinuous updating resumes in the last ADC clock cycle before the conversion completes (ADIF in
ADCSRA is set). Note that the conversion starts on the following rising ADC clock edge after
ADSC is written. The user is thus advised not to write new channel or reference selection values
to ADMUX until one ADC clock cycle after ADSC is written.
If Auto Triggering is used, the exact time of the triggering event can be indeterministic. Special
care must be taken when updating the ADMUX Register, in order to control which conversion
will be affected by the new settings.
If both ADATE and ADEN is written to one, an interrupt event can occur at any time. If the
ADMUX Register is changed in this period, the user cannot tell if the next conversion is based
on the old or the new settings. ADMUX can be safely updated in the following ways:
a.
When ADATE or ADEN is cleared.
b.
During conversion, minimum one ADC clock cycle after the trigger event.
c.
After a conversion, before the Interrupt Flag used as trigger source is cleared.
When updating ADMUX in one of these conditions, the new settings will affect the next ADC
conversion.
Table 24-1.
ADC conversion time.
Condition
Sample & hold
(cycles from start of conversion)
Conversion time
(cycles)
First conversion
13.5
25
Normal conversions, single ended
1.5
13
Auto triggered conversions
2
13.5
11
12
13
Sign and MSB of result
LSB of result
ADC clock
ADSC
ADIF
ADCH
ADCL
Cycle number
12
One conversion
Next conversion
34
Conversion
complete
Sample & hold
MUX and REFS
update
相关PDF资料 |
PDF描述 |
|---|---|
| VE-B3D-IY-F4 | CONVERTER MOD DC/DC 85V 50W |
| AT91SAM7XC512-CU | MCU ARM 512K HS FLASH 100-TFBGA |
| VI-JVR-IY-F1 | CONVERTER MOD DC/DC 7.5V 50W |
| VE-B3D-IY-F3 | CONVERTER MOD DC/DC 85V 50W |
| ADUC834BSZ | IC ADC DUAL16/24BIT W/MCU 52MQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AT32AP7001 | 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:AVR㈢32 32-bit Microcontroller |
| AT32AP7001_07 | 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:AVR㈢32 32-bit Microcontroller |
| AT32AP7001_08 | 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:AVR32 32-bit Microcontroller |
| AT32AP7001_09 | 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:AVR32 32-bit Microcontroller |
| AT32AP7001_1 | 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:AVR32 32-bit Microcontroller |
发布紧急采购，3分钟左右您将得到回复。