- 您现在的位置：买卖IC网 > PDF目录19869 > ATF1508ASV-15AU100 (Atmel)IC CPLD 15NS LOW V 100TQFP PDF资料下载
参数资料
| 型号： | ATF1508ASV-15AU100 |
| 厂商： | Atmel |
| 文件页数： | 4/28页 |
| 文件大小： | 0K |
| 描述： | IC CPLD 15NS LOW V 100TQFP |
| 标准包装： | 90 |
| 系列： | ATF15xx |
| 可编程类型： | 系统内可编程（最少 10,000 次编程/擦除循环） |
| 最大延迟时间 tpd(1)： | 15.0ns |
| 电压电源 - 内部： | 3 V ~ 3.6 V |
| 宏单元数： | 128 |
| 输入/输出数： | 80 |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 100-TQFP |
| 供应商设备封装： | 100-TQFP（14x14） |
| 包装： | 托盘 |
| 产品目录页面： | 608 (CN2011-ZH PDF) |
| 配用： | ATF15XX-DK3-ND - KIT DEV FOR ATF15XX CPLD'S |
第1页第2页第3页当前第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页
12
ATF1508ASV(L)
1408H–PLD–7/05
AC Characteristics(1)
Symbol
Parameter
-15
-20
Units
Min
Max
Min
Max
tPD1
Input or Feedback to Non-registered Output
3
15
20
ns
t
PD2
I/O Input or Feedback to Non-registered Feedback
3
12
16
ns
tSU
Global Clock Setup Time
11
13.5
ns
tH
Global Clock Hold Time
0
ns
t
FSU
Global Clock Setup Time of Fast Input
3
ns
tFH
Global Clock Hold Time of Fast Input
1.0
2.0
MHz
tCOP
Global Clock to Output Delay
9
12
ns
t
CH
Global Clock High Time
5
6
ns
tCL
Global Clock Low Time
5
6
ns
tASU
Array Clock Setup Time
5
7
ns
t
AH
Array Clock Hold Time
4
ns
tACOP
Array Clock Output Delay
15
18.5
ns
tACH
Array Clock High Time
6
8
ns
t
ACL
Array Clock Low Time
6
8
ns
tCNT
Minimum Clock Global Period
13
17
ns
fCNT
Maximum Internal Global Clock Frequency
76.9
66
MHz
t
ACNT
Minimum Array Clock Period
13
17
ns
fACNT
Maximum Internal Array Clock Frequency
76.9
58.8
MHz
f
MAX
Maximum Clock Frequency
100
83.3
MHz
t
IN
Input Pad and Buffer Delay
2
2.5
ns
tIO
I/O Input Pad and Buffer Delay
2
2.5
ns
t
FIN
Fast Input Delay
2
ns
t
SEXP
Foldback Term Delay
8
10
ns
tPEXP
Cascade Logic Delay
1
ns
t
LAD
Logic Array Delay
6
8
ns
t
LAC
Logic Control Delay
3.5
4.5
ns
tIOE
Internal Output Enable Delay
3
ns
tOD1
Output Buffer and Pad Delay
(Slow slew rate = OFF; V
CCIO = 5V; CL = 35 pF)
34
ns
t
OD2
Output Buffer and Pad Delay
(Slow slew rate = OFF; V
CCIO = 3.3V; CL = 35 pF)
34
ns
t
OD3
Output Buffer and Pad Delay
(Slow slew rate = ON; VCCIO = 5V or 3.3V; CL = 35 pF)
56
ns
tZX1
Output Buffer Enable Delay
(Slow slew rate = OFF; VCCIO = 5.0V; CL = 35 pF)
79
相关PDF资料 |
PDF描述 |
|---|---|
| GCJ188R71H223KA01D | CAP CER 0.022UF 50V 10% X7R 0603 |
| EEM24DSEI | CONN EDGECARD 48POS .156 EYELET |
| LTC4252-1IMS#TR | IC CNTRLR HOTSWAP NEGVOLT 10MSOP |
| T97F157K025ESA | CAP TANT 150UF 25V 10% 3024 |
| GCJ188R71H153KA01D | CAP CER 0.015UF 50V 10% X7R 0603 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ATF1508ASV-15JC84 | 功能描述:CPLD - 复杂可编程逻辑器件 ASICS RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ATF1508ASV-15JI84 | 功能描述:CPLD - 复杂可编程逻辑器件 ASICS RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ATF1508ASV-15JU84 | 功能描述:CPLD - 复杂可编程逻辑器件 128 MACROCELL w/ISP STD PWR 3.3V-15NS RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ATF1508ASV-15QC100 | 功能描述:IC CPLD 128 MACROCELL LV 100PQFP RoHS:否 类别:集成电路 (IC) >> 嵌入式 - CPLD（复杂可编程逻辑器件） 系列:ATF15xx 标准包装:40 系列:ispMACH® 4000C 可编程类型:系统内可编程 最大延迟时间 tpd(1):5.0ns 电压电源 - 内部:1.65 V ~ 1.95 V 逻辑元件/逻辑块数目:32 宏单元数:512 门数:- 输入/输出数:128 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:176-LQFP 供应商设备封装:176-TQFP（24x24） 包装:托盘 |
| ATF1508ASV-15QC160 | 功能描述:CPLD - 复杂可编程逻辑器件 ASICS RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
发布紧急采购，3分钟左右您将得到回复。