- 您现在的位置：买卖IC网 > PDF目录19634 > ATF750LVC-15JC (Atmel)IC CPLD 15NS 28PLCC PDF资料下载
参数资料
| 型号： | ATF750LVC-15JC |
| 厂商： | Atmel |
| 文件页数： | 14/19页 |
| 文件大小： | 0K |
| 描述： | IC CPLD 15NS 28PLCC |
| 标准包装： | 38 |
| 系列： | ATF750LVC |
| 可编程类型： | 系统内可编程（最少 1K 次编程/擦除循环） |
| 最大延迟时间 tpd(1)： | 15.0ns |
| 电压电源 - 内部： | 3 V ~ 5.25 V |
| 宏单元数： | 10 |
| 输入/输出数： | 10 |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 28-LCC（J 形引线） |
| 供应商设备封装： | 28-PLCC（11.51x11.51） |
| 包装： | 管件 |
| 其它名称： | ATF750LVC15JC |
4
1447F–PLD–11/08
ATF750LVC
8.
Bus-friendly Pin-keeper Input and I/Os
All input and I/O pins on the ATF750LVC have programmable “pin-keeper” circuits. If acti-
vated, when any pin is driven high or low and then subsequently left floating, it will stay at that
previous high or low level.
This circuitry prevents unused input and I/O lines from floating to intermediate voltage levels,
which cause unnecessary power consumption and system noise. The keeper circuits elimi-
nate the need for external pull-up resistors and eliminate their DC power consumption.
Enabling or disabling of the pin-keeper circuits is controlled by the device type chosen in the
logic compiler device selection menu. Please refer to the software compiler table for more
details. Once the pin-keeper circuits are disabled, normal termination procedures are required
for unused inputs and I/Os.
9.
Input Diagram
10. I/O Diagram
Table 1. Software Compiler Mode Selection
Synario
WinCupl
Pin-keeper Circuit
ATF750LVC
V750C
Disabled
ATF750LVC (PPK)
V750CPPK
Enabled
100K
V
CC
ESD
PROTECTION
CIRCUIT
INPUT
PROGRAMMABLE
OPTION
100K
V
CC
V
CC
DATA
OE
I/O
PROGRAMMABLE
OPTION
相关PDF资料 |
PDF描述 |
|---|---|
| GBM06DSXS | CONN EDGECARD 12POS DIP .156 SLD |
| MIC5239-2.5BMM | IC REG LDO 2.5V .5A 8-MSOP |
| MIC5239-2.5BM | IC REG LDO 2.5V .5A 8-SOIC |
| FSQ510MX | IC SWIT PWM GREEN UVLO 7MLSOP |
| GBM06DRXS | CONN EDGECARD 12POS DIP .156 SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ATF750LVC-15JI | 功能描述:CPLD - 复杂可编程逻辑器件 750 GATE LOW POWER - 15NS 28 RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ATF750LVC-15JU | 功能描述:CPLD - 复杂可编程逻辑器件 750 GATE LOW POWER - 15NS RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ATF750LVC-15PC | 功能描述:CPLD - 复杂可编程逻辑器件 750 GATE LOW POWER - 15NS 24 RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ATF750LVC-15PI | 功能描述:CPLD - 复杂可编程逻辑器件 750 GATE LOW POWER - 15NS 24 RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ATF750LVC-15PU | 功能描述:CPLD - 复杂可编程逻辑器件 750 GATE LOW POWER - 15NS RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
发布紧急采购，3分钟左右您将得到回复。