参数资料
| 型号： | ATMEGA324PA-PU |
| 厂商： | Atmel |
| 文件页数： | 26/160页 |
| 文件大小： | 0K |
| 描述： | MCU AVR 32KB FLASH 40PDIP |
| 产品培训模块： | MCU Product Line Introduction megaAVR Introduction |
| 标准包装： | 10 |
| 系列： | AVR® ATmega |
| 核心处理器： | AVR |
| 芯体尺寸： | 8-位 |
| 速度： | 20MHz |
| 连通性： | I²C，SPI，UART/USART |
| 外围设备： | 欠压检测/复位，POR，PWM，WDT |
| 输入/输出数： | 32 |
| 程序存储器容量： | 32KB（16K x 16） |
| 程序存储器类型： | 闪存 |
| EEPROM 大小： | 1K x 8 |
| RAM 容量： | 2K x 8 |
| 电压 - 电源 (Vcc/Vdd)： | 1.8 V ~ 5.5 V |
| 数据转换器： | A/D 8x10b |
| 振荡器型： | 内部 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 40-DIP（0.600"，15.24mm） |
| 包装： | 管件 |
| 配用： | ATSTK600-RC05-ND - STK600 ROUTING CARD AVR ATSTK600-ND - DEV KIT FOR AVR/AVR32 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页当前第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页
121
8272E–AVR–04/2013
ATmega164A/PA/324A/PA/644A/PA/1284/P
Figure 16-4. Output Compare unit, block diagram.
The OCRnx Register is double buffered when using any of the twelve Pulse Width Modulation
(PWM) modes. For the Normal and Clear Timer on Compare (CTC) modes of operation, the
double buffering is disabled. The double buffering synchronizes the update of the OCRnx Com-
pare Register to either TOP or BOTTOM of the counting sequence. The synchronization
prevents the occurrence of odd-length, non-symmetrical PWM pulses, thereby making the out-
put glitch-free.
The OCRnx Register access may seem complex, but this is not case. When the double buffering
is enabled, the CPU has access to the OCRnx Buffer Register, and if double buffering is dis-
abled the CPU will access the OCRnx directly. The content of the OCR1x (Buffer or Compare)
Register is only changed by a write operation (the Timer/Counter does not update this register
automatically as the TCNT1 and ICR1 Register). Therefore OCR1x is not read via the high byte
temporary register (TEMP). However, it is a good practice to read the low byte first as when
accessing other 16-bit registers. Writing the OCRnx Registers must be done via the TEMP Reg-
ister since the compare of all 16 bits is done continuously. The high byte (OCRnxH) has to be
written first. When the high byte I/O location is written by the CPU, the TEMP Register will be
updated by the value written. Then when the low byte (OCRnxL) is written to the lower eight bits,
the high byte will be copied into the upper 8-bits of either the OCRnx buffer or OCRnx Compare
Register in the same system clock cycle.
For more information of how to access the 16-bit registers refer to ”Accessing 16-bit Registers”
16.8.1
Force Output Compare
In non-PWM Waveform Generation modes, the match output of the comparator can be forced by
writing a one to the Force Output Compare (FOCnx) bit. Forcing compare match will not set the
OCFnx Flag or reload/clear the timer, but the OCnx pin will be updated as if a real compare
match had occurred (the COMn1:0 bits settings define whether the OCnx pin is set, cleared or
toggled).
OCFnx (Int.Req.)
= (16-bit Comparator )
OCRnx Buffer (16-bit Register)
OCRnxH Buf. (8-bit)
OCnx
TEMP (8-bit)
DATA BUS (8-bit)
OCRnxL Buf. (8-bit)
TCNTn (16-bit Counter)
TCNTnH (8-bit)
TCNTnL (8-bit)
COMnx1:0
WGMn3:0
OCRnx (16-bit Register)
OCRnxH (8-bit)
OCRnxL (8-bit)
Waveform Generator
TOP
BOTTOM
相关PDF资料 |
PDF描述 |
|---|---|
| ATSAM3N4AA-MU | MCU FLASH 48-QFN |
| ATMEGA48P-20AU | MCU AVR 4K ISP FLSH 20MHZ 32TQFP |
| ATTINY84-20PU | IC MCU AVR 8K FLASH 20MHZ 14-DIP |
| ATTINY84V-10PU | IC MCU AVR 8K FLASH 10MHZ 14-DIP |
| ATTINY28V-1PU | IC MCU AVR 2K 1.2MHZ 1.8V 28-DIP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ATMEGA324PA-W | 功能描述:8位微控制器 -MCU AVR 32KB 1KB EE 20MHz 2KB SRAM 5V RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
| ATMEGA324P-B15AZ | 功能描述:8位微控制器 -MCU 32KB FLASH AUTO 125Deg revision B RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
| ATMEGA324P-B15MZ | 功能描述:8位微控制器 -MCU 32KB FLASH AUTO 125Deg revision B RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
| ATMEGA324PB-AN | 功能描述:IC MCU 8BIT 32KB FLASH 44TQFP 制造商:microchip technology 系列:AVR? ATmega 包装:托盘 零件状态:在售 核心处理器:AVR 核心尺寸:8-位 速度:20MHz 连接性:I2C，SPI，UART/USART 外设:欠压检测/复位，POR，PWM，WDT I/O 数:39 程序存储容量:32KB（16K x 16） 程序存储器类型:闪存 EEPROM 容量:1K x 8 RAM 容量:2K x 8 电压 - 电源（Vcc/Vdd）:1.8 V ~ 5.5 V 数据转换器:A/D 8x10b 振荡器类型:内部 工作温度:-40°C ~ 105°C（TA） 封装/外壳:44-TQFP 供应商器件封装:44-TQFP 标准包装:160 |
| ATMEGA324PB-ANR | 功能描述:IC MCU 8BIT 32KB FLASH 44TQFP 制造商:microchip technology 系列:AVR? ATmega 包装:剪切带（CT） 零件状态:在售 核心处理器:AVR 核心尺寸:8-位 速度:20MHz 连接性:I2C，SPI，UART/USART 外设:欠压检测/复位，POR，PWM，WDT I/O 数:39 程序存储容量:32KB（16K x 16） 程序存储器类型:闪存 EEPROM 容量:1K x 8 RAM 容量:2K x 8 电压 - 电源（Vcc/Vdd）:1.8 V ~ 5.5 V 数据转换器:A/D 8x10b 振荡器类型:内部 工作温度:-40°C ~ 105°C（TA） 封装/外壳:44-TQFP 供应商器件封装:44-TQFP 标准包装:1 |
发布紧急采购，3分钟左右您将得到回复。