- 您现在的位置：买卖IC网 > PDF目录369540 > BU65170G5-100 Interface IC PDF资料下载
参数资料
| 型号： | BU65170G5-100 |
| 英文描述： | Interface IC |
| 中文描述： | 接口IC |
| 文件页数： | 2/32页 |
| 文件大小： | 833K |
| 代理商： | BU65170G5-100 |
第1页当前第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页
2
D
w
B
C
FIGURE 1. BU-61559 BLOCK DIAGRAM
8
7
5
4
(ILLEGALIZATION
ENABLE)
ILLENA
BUS-25679
1
2
3
LOW-POWER
TRANSCEIVER
A
TX_INH_A
8
7
5
4
BUS-25679
1
2
3
LOW-POWER
TRANSCEIVER
A
TX_INH_A
(RT ADDRESS)
RTAD 4-
, RTADP
(BROADCAST
ENABLE)
BRO_ENA
RTFAIL
(RTFAIL,
RTFLAG)
RTFLAG
(BROADCAST,
MESSAGE
TIMING, DATA
STROBE AND ERROR
INDICATORS)
BCSTRCV, CMD_STR, TXDTA_STR
RXDTA_STR, MSG_ERR, INCMD
ILLEGALLIZATION
LOGIC
DUAL
ENCODER/
DECODER
BC/RT/MT
PROTOCOL
8K x 16
DUAL
PORT
RAM
MEMORY DATA
MEMORY ADDRESS
MEMORY
MANAGEMENT,
SHARED
RAM/
PROCESSOR
INTERFACE,
INTERRUPT
LOGIC
TAGCLK
SSFLAG
MEMENA-IN
MEMEN-OUT,MEMWR, MEMOE
INT
IOEN, READYD
TRANSPARENT/BUFFERED, MSTCLR,
STRBD, SELECT, MEM/REG, RD/WR
(TIME TAG
CLOCK)
(SUBSYSTEM
FLAG)
(MEMORY
CONTROL)
(INTERRUPT
REQUEST)
(PROCESSOR
CONTROL)
ADDRESS
LATCHES/
BUFFERS*
ADDR_LAT
A15-A
D15-D
DATA
BUFFERS*
CLK IN (16MHz)
(PROCESSOR
DATA)
(PROCESSOR
ADDRESS)
(ADDRESS
LATCH
CONTROL)
相关PDF资料 |
PDF描述 |
|---|---|
| BU65170G5-110 | Interface IC |
| BU65170G5-120 | Interface IC |
| BU65170G5-200 | Interface IC |
| BU65170G5-300 | Interface IC |
| BU-65170G6-100 | MIL-STD-1553/ARINC Bus Controller/RTU |
相关代理商/技术参数 |
参数描述 |
|---|---|
| BU65170G5-110 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Interface IC |
| BU65170G5-120 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Interface IC |
| BU65170G5-200 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Interface IC |
| BU65170G5-300 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Interface IC |
| BU65170RT | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Telecommunication IC |
发布紧急采购，3分钟左右您将得到回复。