- 您现在的位置：买卖IC网 > PDF目录170346 > CY39050V208-83NTXI (CYPRESS SEMICONDUCTOR CORP) LOADABLE PLD, 15 ns, PQFP208 PDF资料下载
参数资料
| 型号： | CY39050V208-83NTXI |
| 厂商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分类： | PLD |
| 英文描述： | LOADABLE PLD, 15 ns, PQFP208 |
| 封装： | 28 X 28 MM, 0.50 MM PITCH, LEAD FREE, PLASTIC, EQFP-208 |
| 文件页数： | 19/86页 |
| 文件大小： | 2802K |
| 代理商： | CY39050V208-83NTXI |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页当前第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. *I
Page 26 of 86
Asynchronous Reset/Preset
Output Enable/Disable
Cluster Memory Asynchronous Timing
Switching Waveforms (continued)
INPUT
tPRO
REGISTERED
OUTPUT
CLOCK
tPRR
tPRW
RESET/PRESET
GLOBAL CONTROL
tER
OUTPUTS
tEA
INPUT
ADDRESS (AT
READ
WRITE
READ
WRITE ENABLE
tCLMPWE
INPUT
OUTPUT
tCLMCLAA
THE CLUSTER
INPUT)
相关PDF资料 |
PDF描述 |
|---|---|
| CY39200V208-181NTXC | LOADABLE PLD, 8.5 ns, PQFP208 |
| CY39200V208-83NTXC | LOADABLE PLD, 15 ns, PQFP208 |
| CY54FCT2240ATLM | FCT SERIES, DUAL 4-BIT DRIVER, INVERTED OUTPUT, CQCC20 |
| CY54FCT257TDMB | FCT SERIES, QUAD 2 LINE TO 1 LINE MULTIPLEXER, TRUE OUTPUT, CDIP16 |
| CY62126DV30L-55ZSE | 64K X 16 STANDARD SRAM, 55 ns, PDSO44 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CY39050V484-125BBC | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39050V484-125BBI | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39050Z208-125BBC | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39050Z208-125BBI | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39050Z208-125BGC | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
发布紧急采购，3分钟左右您将得到回复。