- 您现在的位置：买卖IC网 > PDF目录170346 > CY39050Z388-222MGC (CYPRESS SEMICONDUCTOR CORP) LOADABLE PLD, 7 ns, PBGA388 PDF资料下载
参数资料
| 型号： | CY39050Z388-222MGC |
| 厂商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分类： | PLD |
| 英文描述： | LOADABLE PLD, 7 ns, PBGA388 |
| 封装： | BGA-388 |
| 文件页数： | 28/57页 |
| 文件大小： | 1166K |
| 代理商： | CY39050Z388-222MGC |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页当前第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页
PRELIMINARY
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. **
Page 34 of 57
Switching Waveforms (continued)
Channel Memory Internal Clocking 2
MACROCELL INPUT
CLOCK
FIFO READ
CLOCK
FIFO WRITE
CLOCK
FIFO READ OR
WRITE CLOCK
tCHMMACS
tCHMMACF
tMACCHMS
Delta39K-16
Channel Memory DP SRAM Flow Through R/W Timing
CLOCK
tCHMCYC1
tCHMH
tCHMS
WRITE
Dn+1
tCHMS
tCHMH
OUTPUT
An+1
An+2
An+3
An
Delta39K-17
ADDRESS
tCHMDV1
Dn-1
Dn+3
Dn-1
An-1
DATA
tCHMDV1
Dn+3
Dn+2
Dn+1
Dn
ENABLE
INPUT
相关PDF资料 |
PDF描述 |
|---|---|
| CY39050Z484-222MBC | LOADABLE PLD, 7 ns, PBGA484 |
| CY39200V208-167NTC | LOADABLE PLD, 8.5 ns, PQFP208 |
| CY39200V388-167MGC | LOADABLE PLD, 8.5 ns, PBGA388 |
| CY39200V484-167BBC | LOADABLE PLD, 8.5 ns, PBGA484 |
| CY39200V676-167MBC | LOADABLE PLD, 8.5 ns, PBGA676 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CY39050Z484-125BBC | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39050Z484-125BBI | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39050Z676-125BBC | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39050Z676-125BBI | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39050Z676-125BGC | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
发布紧急采购，3分钟左右您将得到回复。