参数资料
型号: CY39050Z676-125MBC
厂商: Cypress Semiconductor Corp.
英文描述: CPLDs at FPGA Densities
中文描述: CPLD器件在FPGA的密度
文件页数: 70/86页
文件大小: 1235K
代理商: CY39050Z676-125MBC
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. *H
Page 70 of 86
H7
H8
H9
H10
H11
[19]
H12
[19]
H13
H14
H15
H16
H17
H18
H19
H20
H21
H22
J1
J2
J3
J4
J5
J6
J7
J8
J9
J10
J11
J12
J13
J14
J15
J16
J17
J18
J19
J20
J21
J22
K1
K2
K3
K4
K5
K6
NC
IO7
IO7
IO7
IO7
IO6
IO6
IO6
TMS
IO5
IO5
IO5
IO5
IO5
IO5
NC
NC
NC
NC
NC
NC
V
CCIO0
IO/V
REF0
NC
IO7
GCTL3
GCLK3
GCTL2
GCLK2
IO5
IO5
IO/V
REF5
V
CCIO5
V
CCJTAG
NC
NC
NC
NC
NC
IO0
NC
IO0
V
CC
V
CCIO0
IO0
IO7
IO7
IO7
IO7
IO6
IO6
IO6
TMS
IO5
IO5
IO5
IO5
IO5
IO5
NC
NC
NC
IO/V
REF0
IO0
V
CC
V
CCIO0
IO/V
REF0
IO0
IO7
GCTL3
GCLK3
GCTL2
GCLK2
IO5
IO5
IO/V
REF5
V
CCIO5
V
CCJTAG
IO5
IO/V
REF5
NC
NC
NC
IO0
IO0
IO0
V
CC
V
CCIO0
IO0
IO7
IO7
IO7
IO7
IO6
IO6
IO6
TMS
IO5
IO5
IO5
IO5
IO5
IO5
IO5
IO/V
REF0
VCCIO0
IO/V
REF0
IO0
V
CC
V
CCIO0
IO/V
REF0
IO0
IO7
GCTL3
GCLK3
GCTL2
GCLK2
IO5
IO5
IO/V
REF5
V
CCIO5
V
CCJTAG
IO5
IO/V
REF5
V
CCIO5
IO/V
REF5
IO0
IO0
IO0
IO0
V
CC
V
CCIO0
IO0
IO7
IO7
IO7
IO7
IO6
IO6
IO6
TMS
IO5
IO5
IO5
IO5
IO5
IO5
IO5
IO/V
REF0
VCCIO0
IO/V
REF0
IO0
V
CC
V
CCIO0
IO/V
REF0
IO0
IO7
GCTL3
GCLK3
GCTL2
GCLK2
IO5
IO5
IO/V
REF5
V
CCIO5
V
CCJTAG
IO5
IO/V
REF5
V
CCIO5
IO/V
REF5
IO0
IO0
IO0
IO0
V
CC
V
CCIO0
Table 14. 484 FBGA Pin Table
(continued)
Pin
CY39050
CY39100
CY39165
CY39200
相关PDF资料
PDF描述
CY39050Z676-125MBI CPLDs at FPGA Densities
CY39050Z676-125MGC CPLDs at FPGA Densities
CY39050Z676-125MGI CPLDs at FPGA Densities
CY39050Z676-125NC CPLDs at FPGA Densities
CY39050Z676-125NI CPLDs at FPGA Densities
相关代理商/技术参数
参数描述
CY39100V208-125BBC 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39100V208-125BBI 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39100V208-125BGC 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39100V208-125BGI 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39100V208-125MBC 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities