- 您现在的位置：买卖IC网 > PDF目录11563 > DS26401NA2+ (Maxim Integrated Products)IC OCTAL FRAMER T1/E1/J1 256BGA PDF资料下载
参数资料
| 型号： | DS26401NA2+ |
| 厂商： | Maxim Integrated Products |
| 文件页数： | 306/309页 |
| 文件大小： | 0K |
| 描述： | IC OCTAL FRAMER T1/E1/J1 256BGA |
| 产品培训模块： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 标准包装： | 90 |
| 控制器类型： | T1/E1/J1 调帧器 |
| 接口： | WAN |
| 电源电压： | 3.135 V ~ 3.465 V |
| 电流 - 电源： | 275mA |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 256-LBGA，CSBGA |
| 供应商设备封装： | 256-CSBGA（17x17） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页当前第306页第307页第308页第309页
DS26401 Octal T1/E1/J1 Framer
96
8.20.3 HDLC Status and Information
RRTS5 and RLS5 provide status information for the receive HDLC controller. When a particular event has occurred
(or is occurring), the appropriate bit in one of these registers is set to 1. With the latched bits, when an event occurs
and a bit is set to 1, it remains set until the user reads that bit. The bit is cleared when it is read and it is not set
again until the event has occurred again. The real-time bits report the current instantaneous conditions that are
occurring and the history of these bits is not latched.
Like the other latched-status registers, the user follows a read of the status bit with a write. The byte written to the
register informs the device which of the latched bits the user wishes to clear (the real-time bits are not affected by
writing to the status register). The user writes a byte to one of these registers, with a 1 in the bit positions the user
wishes to clear and a zero in the bit positions the user wishes not to clear.
The HDLC status register RLS5 can initiate a hardware interrupt through the INT output signal. Each of the events
in this register can be either masked or unmasked from the interrupt pin through the receive-HDLC interrupt-mask
register (RIM5). Interrupts force the INT signal low when the event occurs. The INT pin is allowed to return high (if
no other interrupts are present) when the user reads the event bit that caused the interrupt to occur.
Register Name:
RRTS5
Register Description:
Receive Real-Time Status Register 5 (HDLC)
Register Address:
0B4h + (200h x n) : where n = 0 to 7, for Ports 1 to 8
Bit #
7
6
5
4
3
2
1
0
Name
—
PS2
PS1
PS0
—
RHWM
RNE
Default
0
Note: All bits in this register are real-time.
Bit 0 / Receive-FIFO Not Empty Condition (RNE).
Set when the receive 64-byte FIFO has at least one byte
available for a read. This is a real-time bit.
Bit 1 / Receive-FIFO Above High-Watermark Condition (RHWM).
Set when the receive 64-byte FIFO fills beyond
the high watermark as defined by the receive-HDLC FIFO control register (RHFC).This is a real-time bit.
Bits 2, 3, 7 / Unused
Bits 4 to 6 / Receive Packet Status (PS0 to PS2)
. These are real-time bits indicating the status as of the last read
of the receive FIFO.
PS2
PS1
PS0
PACKET STATUS
0
In Progress: End of message has not yet been reached.
0
1
Packet OK: Packet ended with correct CRC codeword.
0
1
0
CRC Error: A closing flag was detected, preceded by a corrupt CRC
codeword.
0
1
Abort: Packet ended because an abort signal was detected (seven or more
ones in a row).
1
0
Overrun: HDLC controller terminated reception of packet because receive
FIFO is full.
相关PDF资料 |
PDF描述 |
|---|---|
| VI-24L-IX-S | CONVERTER MOD DC/DC 28V 75W |
| DS26401+ | IC OCTAL FRAMER T1/E1/J1 256BGA |
| PIC16LF1938-E/SS | MCU 8BIT 16K FLASH 28SSOP |
| DS26401A2+ | IC OCTAL FRAMER T1/E1/J1 256BGA |
| PIC16F1938-E/SS | MCU 8BIT 16K FLASH 28SSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DS26401NA2+ | 功能描述:网络控制器与处理器 IC Octal T1/E1/J1 Framer RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| DS26502 | 制造商:MAXIM 制造商全称:Maxim Integrated Products 功能描述:T1/E1/J1/64KCC BITS Element |
| DS26502_06 | 制造商:DALLAS 制造商全称:Dallas Semiconductor 功能描述:T1/E1/J1/64KCC BITS Element |
| DS26502DK | 功能描述:时钟和定时器开发工具 DS26502 Dev Kit RoHS:否 制造商:Texas Instruments 产品:Evaluation Modules 类型:Clock Conditioners 工具用于评估:LMK04100B 频率:122.8 MHz 工作电源电压:3.3 V |
| DS26502L | 功能描述:计时器和支持产品 E1/T1/J1/64Kcc Bits Element RoHS:否 制造商:Micrel 类型:Standard 封装 / 箱体:SOT-23 内部定时器数量:1 电源电压-最大:18 V 电源电压-最小:2.7 V 最大功率耗散: 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装:Reel |
发布紧急采购，3分钟左右您将得到回复。