- 您现在的位置：买卖IC网 > PDF目录19462 > DSPB56720AG (Freescale Semiconductor)AUDIO PROCESSOR SYMPH 144-LQFP PDF资料下载
参数资料
| 型号： | DSPB56720AG |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 38/54页 |
| 文件大小： | 0K |
| 描述： | AUDIO PROCESSOR SYMPH 144-LQFP |
| 标准包装： | 60 |
| 系列： | DSP56K/Symphony |
| 类型： | 音频处理器 |
| 接口： | 主机接口，I²C，SAI，SPI |
| 时钟速率： | 200MHz |
| 非易失内存： | 外部 |
| 芯片上RAM： | 744kB |
| 电压 - 输入/输出： | 3.30V |
| 电压 - 核心： | 1.00V |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 144-LQFP |
| 供应商设备封装： | 144-LQFP（20x20） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页当前第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页
Symphony DSP56720/DSP56721 Multi-Core Audio Processors, Rev. 5
Freescale Semiconductor
43
Figure 36. S/PDIF SRCK Timing Diagram
Figure 37. S/PIDF STCLK Timing Diagram
2.20
EMC Timing (DSP56720 Only)
The DSP56721 device does not have an EMC module. For EMC timing parameters in DSP56720 devices, see Table 17, through
Chapter 22, “External Memory Controller (EMC),” in the Symphony DSP56720/DSP56721 Multi-Core Audio Processors
Reference Manual explains in detail the interfacing and features of EMC. The applicable sections are as follows:
Section 22.4.4.3, “UPM Signal Timing”
Section 22.4.4.7, “Memory System Interface Example Using UPM”
Table 17. EMC Timing Parameters (EMC PLL Enabled; LCRR[CLKDIV] = 2)
Parameter
Symbol
Min
Max
Unit
LCLK cycle time
Tclk
10
—
ns
LCLK skew to LSYNC_OUT
Tclk_skew
—
160
ps
Input setup to LSYNC_IN (except LGTA/LUPWAIT)
Tin_s
3—
ns
Input hold from LSYNC_IN (except LGTA/LUPWAIT)
Tin_h
2—
ns
LGTA valid time
Tgta
12
—
ns
LUPWAIT valid time
Tupwait
12
—
ns
LALE negedge to LAD(address phase) invaild (address latch hold time)
Tale_h
3—
ns
LALE valid time
Tale
3.8
—
ns
Output setup from LSYNC_IN (except LAD[23:0] and LALE)
Tout_s
4—
ns
Output hold from LSYNC_IN (except LAD[23:0] and LALE)
Tout_h
2—
ns
LAD[23:0] output setup from LSYNC_IN
Tad_s
3.5
—
ns
LAD[23:0] output hold from LSYNC_IN
Tad_h
1.5
—
ns
LSYNC_IN to output high impedance for LAD[23:0]
Tad_z
—4.3
ns
SRCK
(Output)
srckp
srckph
srckpl
VM
STCLK
(Input)
stclkp
stclkph
stclkpl
VM
相关PDF资料 |
PDF描述 |
|---|---|
| VE-2WZ-CX-F3 | CONVERTER MOD DC/DC 2V 30W |
| TPSC157M006R0250 | CAP TANT 150UF 6.3V 20% 2312 |
| VE-2WZ-CW-F1 | CONVERTER MOD DC/DC 2V 40W |
| 171-015-213R021 | CONN DB15 FEMALE DIP SLD NICKEL |
| VE-2WY-CY-F1 | CONVERTER MOD DC/DC 3.3V 33W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DSPB56720CAG | 功能描述:数字信号处理器和控制器 - DSP, DSC 24-BIT 200MHz RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| DSPB56721AF | 功能描述:数字信号处理器和控制器 - DSP, DSC DSP56721 RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| DSPB56721AG | 功能描述:数字信号处理器和控制器 - DSP, DSC DSP56721 RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| DSPB56721AG | 制造商:Freescale Semiconductor 功能描述:Multi-Core Audio Digital Signal Processo |
| DSPB56721CAF | 功能描述:数字信号处理器和控制器 - DSP, DSC 24-BIT 200MHz RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
发布紧急采购，3分钟左右您将得到回复。