- 您现在的位置：买卖IC网 > PDF目录11597 > ENC424J600-I/ML (Microchip Technology)IC ETHERNET CTRLR W/SPI 44-QFN PDF资料下载
参数资料
| 型号： | ENC424J600-I/ML |
| 厂商： | Microchip Technology |
| 文件页数： | 145/168页 |
| 文件大小： | 0K |
| 描述： | IC ETHERNET CTRLR W/SPI 44-QFN |
| 视频文件： | Fast 100 Mbps Ethernet PICtail Plus Overview |
| 标准包装： | 45 |
| 控制器类型： | 以太网控制器（IEEE 802.3） |
| 接口： | SPI |
| 电源电压： | 3 V ~ 3.6 V |
| 电流 - 电源： | 96mA |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 44-VQFN 裸露焊盘 |
| 供应商设备封装： | 44-QFN（8x8） |
| 包装： | 管件 |
| 产品目录页面： | 684 (CN2011-ZH PDF) |
| 配用： | AC164132-ND - BOARD DAUGHTER PICTAIL ETHERNET |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页当前第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页
PIC18F2220/2320/4220/4320
DS39599G-page 76
2007 Microchip Technology Inc.
6.4
Erasing Flash Program Memory
The minimum erase block size is 32 words or 64 bytes
under firmware control. Only through the use of an
external programmer, or through ICSP control, can
larger blocks of program memory be bulk erased. Word
erase in Flash memory is not supported.
When initiating an erase sequence from the micro-
controller itself, a block of 64 bytes of program memory
is erased. The Most Significant 16 bits of the
TBLPTR<21:6> point to the block being erased;
TBLPTR<5:0> are ignored.
The EECON1 register commands the erase operation.
The EEPGD bit must be set to point to the Flash pro-
gram memory. The CFGS bit must be clear to access
program Flash and data EEPROM memory. The
WREN bit must be set to enable write operations. The
FREE bit is set to select an erase operation. The WR
bit is set as part of the required instruction sequence
(as shown in Example 6-2) and starts the actual erase
operation. It is not necessary to load the TABLAT
register with any data as it is ignored.
For protection, the write initiate sequence using
EECON2 must be used.
A long write is necessary for erasing the internal Flash.
Instruction execution is halted while in a long write
cycle. The long write will be terminated by the internal
programming timer.
6.4.1
FLASH PROGRAM MEMORY
ERASE SEQUENCE
The sequence of events for erasing a block of internal
program memory location is:
1.
Load Table Pointer with address of row being
erased.
2.
Set the EECON1 register for the erase operation:
set EEPGD bit to point to program
memory;
clear the CFGS bit to access program
memory;
set WREN bit to enable writes;
set FREE bit to enable the erase.
3.
Disable interrupts.
4.
Write 55h to EECON2.
5.
Write AAh to EECON2.
6.
Set the WR bit. This will begin the row erase
cycle.
7.
The CPU will stall for duration of the erase
(about 2 ms using internal timer).
8.
Execute a NOP.
9.
Re-enable interrupts.
EXAMPLE 6-2:
ERASING A FLASH PROGRAM MEMORY ROW
MOVLW
CODE_ADDR_UPPER
; load TBLPTR with the base
MOVWF
TBLPTRU
; address of the memory block
MOVLW
CODE_ADDR_HIGH
MOVWF
TBLPTRH
MOVLW
CODE_ADDR_LOW
MOVWF
TBLPTRL
ERASE_ROW
BSF
EECON1,EEPGD
; point to Flash program memory
BSF
EECON1,WREN
; enable write to memory
BSF
EECON1,FREE
; enable Row Erase operation
BCF
INTCON,GIE
; disable interrupts
MOVLW
55h
MOVWF
EECON2
; write 55H
Required
MOVLW
AAh
Sequence
MOVWF
EECON2
; write AAH
BSF
EECON2,WR
; start erase (CPU stall)
NOP
BSF
INTCON,GIE
; re-enable interrupts
相关PDF资料 |
PDF描述 |
|---|---|
| MCP2510-E/SO | IC CAN CTLR EXTENDED TEMP 18SOIC |
| PIC12C508AT-04E/SM | IC MCU OTP 512X12 8-SOIJ |
| D38999/20MJ20HN | CONN RCPT 30POS WALL MNT W/PINS |
| V72A3V3C264B3 | CONVERTER MOD DC/DC 3.3V 264W |
| D38999/26JG75PN | CONN PLUG 4POS STRAIGHT W/PINS |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ENC424J600-IPT | 制造商:MICROCHIP 制造商全称:Microchip Technology 功能描述:Stand-Alone 10/100 Ethernet Controller with SPI or Parallel Interface |
| ENC424J600T-I/ML | 功能描述:以太网 IC 10/100 Base-T Stand alone Ethernet Ctrlr RoHS:否 制造商:Micrel 产品:Ethernet Switches 收发器数量:2 数据速率:10 Mb/s, 100 Mb/s 电源电压-最大:1.25 V, 3.45 V 电源电压-最小:1.15 V, 3.15 V 最大工作温度:+ 85 C 封装 / 箱体:QFN-64 封装:Tray |
| ENC424J600T-I/PT | 功能描述:外围驱动器与原件 - PCI 10/100 Base-T Stand alone Ethernet Ctrlr RoHS:否 制造商:PLX Technology 工作电源电压: 最大工作温度: 安装风格:SMD/SMT 封装 / 箱体:FCBGA-1156 封装:Tray |
| ENC424J600T-IML | 制造商:MICROCHIP 制造商全称:Microchip Technology 功能描述:Stand-Alone 10/100 Ethernet Controller with SPI or Parallel Interface |
| ENC424J600T-IPT | 制造商:MICROCHIP 制造商全称:Microchip Technology 功能描述:Stand-Alone 10/100 Ethernet Controller with SPI or Parallel Interface |
发布紧急采购，3分钟左右您将得到回复。