- 您现在的位置：买卖IC网 > PDF目录362734 > EP1C6F144C8ES (Altera Corporation) Cyclone FPGA Family Data Sheet PDF资料下载
参数资料
| 型号： | EP1C6F144C8ES |
| 厂商： | Altera Corporation |
| 英文描述： | Cyclone FPGA Family Data Sheet |
| 中文描述： | 气旋的FPGA系列数据手册 |
| 文件页数： | 59/104页 |
| 文件大小： | 763K |
| 代理商： | EP1C6F144C8ES |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页当前第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页
Altera Corporation
January 2007
2–53
Preliminary
I/O Structure
and DM pins to support a DDR SDRAM or FCRAM interface. I/O bank
1 can also support a DDR SDRAM or FCRAM interface, however, the
configuration input pins in I/O bank 1 must operate at 2.5 V. I/O bank 3
can also support a DDR SDRAM or FCRAM interface, however, all the
JTAG pins in I/O bank 3 must operate at 2.5 V.
Figure 2–35. Cyclone I/O Banks
Notes (1)
,
(2)
Notes to
Figure 2–35
:
(1)
Figure 2–35
is a top view of the silicon die.
(2)
Figure 2–35
is a graphic representation only. Refer to the pin list and the Quartus II software for exact pin locations.
Each I/O bank has its own
VCCIO
pins. A single device can support 1.5-V,
1.8-V, 2.5-V, and 3.3-V interfaces; each individual bank can support a
different standard with different I/O voltages. Each bank also has dual-
purpose
VREF
pins to support any one of the voltage-referenced
standards (e.g., SSTL-3) independently. If an I/O bank does not use
voltage-referenced standards, the V
REF
pins are available as user I/O pins.
I/
O
Ba
nk
2
I/
O
Ba
nk
3
I/
O
Ba
nk 4
I/
O
Ba
nk 1
All I/
O
Ba
nk
s
S
u
pp
o
rt
■
3
.
3
-V LVTTL/LV
CMOS
■
2
.
5
-V LVTTL/LV
CMOS
■
1.8-V LVTTL/LV
CMOS
■
1.
5
-V LV
CMOS
■
LV
DS
■
RSDS
■
SS
TL-
2
C
l
ass
I
a
n
d
II
■
SS
TL-
3
C
l
ass
I
a
n
d
II
I/
O
Ba
nk
3
Al
s
o
S
u
pp
o
rts
t
h
e
3
.
3
-V
PC
I
I/
O
Sta
n
dard
I/
O
Ba
nk 1
Al
s
o
S
u
pp
o
rts
t
h
e
3
.
3
-V
PC
I
I/
O
Sta
n
dard
In
d
ivi
d
u
a
l
P
ow
er
B
u
s
相关PDF资料 |
PDF描述 |
|---|---|
| EP1C6F144I6ES | Cyclone FPGA Family Data Sheet |
| EP1C6F144I7ES | Cyclone FPGA Family Data Sheet |
| EP1C6F144I8ES | Cyclone FPGA Family Data Sheet |
| EP1C6F240C6ES | Cyclone FPGA Family Data Sheet |
| EP1C6F240C7ES | Cyclone FPGA Family Data Sheet |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EP1C6F256C6 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Cyclone I 598 LABs 185 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP1C6F256C6N | 功能描述:FPGA - 现场可编程门阵列 FPGA - Cyclone I 598 LABs 185 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP1C6F256C7 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Cyclone I 598 LABs 185 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP1C6F256C7N | 功能描述:FPGA - 现场可编程门阵列 FPGA - Cyclone I 598 LABs 185 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP1C6F256C8 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Cyclone I 598 LABs 185 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
发布紧急采购，3分钟左右您将得到回复。