参数资料
| 型号： | EP1K30QI208-2 |
| 厂商： | Altera |
| 文件页数： | 26/86页 |
| 文件大小： | 0K |
| 描述： | IC ACEX 1K FPGA 30K 208-PQFP |
| 产品培训模块： | Three Reasons to Use FPGA's in Industrial Designs |
| 标准包装： | 144 |
| 系列： | ACEX-1K® |
| LAB/CLB数： | 216 |
| 逻辑元件/单元数： | 1728 |
| RAM 位总计： | 24576 |
| 输入/输出数： | 147 |
| 门数： | 119000 |
| 电源电压： | 2.375 V ~ 2.625 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 70°C |
| 封装/外壳： | 208-BFQFP |
| 供应商设备封装： | 208-PQFP（28x28） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页当前第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页
32
Altera Corporation
ACEX 1K Programmable Logic Device Family Data Sheet
When dedicated inputs drive non-inverted and inverted peripheral clears,
clock enables, and output enables, two signals on the peripheral control
bus will be used.
Table 7 lists the sources for each peripheral control signal and shows how
the output enable, clock enable, clock, and clear signals share
12 peripheral control signals. Table 7 also shows the rows that can drive
global signals.
Signals on the peripheral control bus can also drive the four global signals,
referred to as GLOBAL0 through GLOBAL3. An internally generated signal
can drive a global signal, providing the same low-skew, low-delay
characteristics as a signal driven by an input pin. An LE drives the global
signal by driving a row line that drives the peripheral bus which then
drives the global signal. This feature is ideal for internally generated clear
or clock signals with high fan-out. However, internally driven global
signals offer no advantage over the general-purpose interconnect for
routing data signals.
The chip-wide output enable pin is an active-high pin that can be used to
tri-state all pins on the device. This option can be set in the Altera
software. The built-in I/O pin pull-up resistors (which are active during
configuration) are active when the chip-wide output enable pin is
asserted. The registers in the IOE can also be reset by the chip-wide reset
pin.
Table 7. Peripheral Bus Sources for ACEX Devices
Peripheral Control Signal
EP1K10
EP1K30
EP1K50
EP1K100
OE0
Row ARow ARow ARow A
OE1
Row A
Row B
Row C
OE2
Row B
Row C
Row D
Row E
OE3
Row B
Row D
Row F
Row L
OE4
Row C
Row E
Row H
Row I
OE5
Row C
Row F
Row J
Row K
CLKENA0
/CLK0/GLOBAL0
Row A
Row F
CLKENA1
/OE6/GLOBAL1
Row A
Row B
Row C
Row D
CLKENA2
/CLR0
Row B
Row C
Row E
Row B
CLKENA3
/OE7/GLOBAL2
Row B
Row D
Row G
Row H
CLKENA4
/CLR1
Row C
Row E
Row I
Row J
CLKENA5
/CLK1/GLOBAL3
Row C
Row F
Row J
Row G
相关PDF资料 |
PDF描述 |
|---|---|
| RMC65DREH-S93 | CONN EDGECARD 130PS .100 EYELET |
| EP1K30QC208-1 | IC ACEX 1K FPGA 30K 208-PQFP |
| A3P400-2FGG256 | IC FPGA 1KB FLASH 400K 256-FBGA |
| HSM44DRYN | CONN EDGECARD 88POS DIP .156 SLD |
| A3P400-2FG256 | IC FPGA 1KB FLASH 400K 256-FBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EP1K30QI208-2N | 功能描述:FPGA - 现场可编程门阵列 FPGA - ACEX 1K 216 LABs 147 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP1K30TC144-1 | 功能描述:FPGA - 现场可编程门阵列 FPGA - ACEX 1K 216 LABs 102 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP1K30TC144-1N | 功能描述:FPGA - 现场可编程门阵列 FPGA - ACEX 1K 216 LABs 102 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP1K30TC1442 | 制造商:ALTERA 功能描述:* |
| EP1K30TC144-2 | 功能描述:FPGA - 现场可编程门阵列 FPGA - ACEX 1K 216 LABs 102 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
发布紧急采购，3分钟左右您将得到回复。