参数资料
型号: EP20K100RC240-1
英文描述: 8-Bit Video Analog Front End (AFE) with Measurement and Auto-Adjust Features; Temperature Range: 0&degC to 70°C; Package: 80-EPTQFP
中文描述: 现场可编程门阵列(FPGA)
文件页数: 8/114页
文件大小: 1623K
代理商: EP20K100RC240-1
Altera Corporation
105
APEX 20K Programmable Logic Device Family Data Sheet
Table 98. EP20K600E Minimum Pulse Width Timing Parameters
Symbol
-1 Speed Grade
-2 Speed Grade
-3 Speed Grade
Unit
Min
Max
Min
Max
Min
Max
tCH
2.00
2.50
2.75
ns
tCL
2.00
2.50
2.75
ns
tCLRP
0.18
0.26
0.34
ns
tPREP
0.18
0.26
0.34
ns
tESBCH
2.00
2.50
2.75
ns
tESBCL
2.00
2.50
2.75
ns
tESBWP
1.17
1.68
2.18
ns
tESBRP
0.95
1.35
1.76
ns
Table 99. EP20K600E External Timing Parameters
Symbol
-1 Speed Grade
-2 Speed Grade
-3 Speed Grade
Unit
Min
Max
Min
Max
Min
Max
tINSU
2.74
2.87
ns
tINH
0.00
ns
tOUTCO
2.00
5.51
2.00
6.06
2.00
6.61
ns
tINSUPLL
1.86
1.96
-
ns
tINHPLL
0.00
-
ns
tOUTCOPLL
0.50
2.62
0.50
2.91
-
ns
Table 100. EP20K600E External Bidirectional Timing Parameters
Symbol
-1 Speed Grade
-2 Speed Grade
-3 Speed Grade
Unit
Min
Max
Min
Max
Min
Max
tINSUBIDIR
0.64
0.98
1.08
ns
tINHBIDIR
0.00
ns
tOUTCOBIDIR
2.00
5.51
2.00
6.06
2.00
6.61
ns
tXZBIDIR
6.10
6.74
7.10
ns
tZXBIDIR
6.10
6.74
7.10
ns
tINSUBIDIRPLL
2.26
2.68
-
ns
tINHBIDIRPLL
0.00
-
ns
tOUTCOBIDIRPLL
0.50
2.62
0.50
2.91
-
ns
tXZBIDIRPLL
3.21
3.59
-
ns
tZXBIDIRPLL
3.21
3.59
-
ns
相关PDF资料
PDF描述
EP20K400EFI672-2ES FPGA
EP20K400EFI672-3ES FPGA
EP20K600CF1020I8ES RTC Module With CPU Supervisor
EP20K600CF1020I9ES ASIC
EP20K600CF33C7 FPGA
相关代理商/技术参数
参数描述
EP20K100RC240-1ES 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA
EP20K100RC240-2 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field Programmable Gate Array (FPGA)
EP20K100RC240-2ES 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA
EP20K100RC240-3 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field Programmable Gate Array (FPGA)
EP20K100RC240-3ES 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA