- 您现在的位置：买卖IC网 > PDF目录97922 > EP20K200CF484I7ES 256K, 32K x 8 Bit; 5 Volt, Byte Alterable EEPROM; Temperature Range: -40°C to 85°C; Package: 28-CerDIP PDF资料下载
参数资料
| 型号： | EP20K200CF484I7ES |
| 英文描述： | 256K, 32K x 8 Bit; 5 Volt, Byte Alterable EEPROM; Temperature Range: -40°C to 85°C; Package: 28-CerDIP |
| 中文描述： | 专用集成电路 |
| 文件页数： | 91/114页 |
| 文件大小： | 1623K |
| 代理商： | EP20K200CF484I7ES |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页当前第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页
78
Altera Corporation
APEX 20K Programmable Logic Device Family Data Sheet
Note to Table:
(1)
These parameters are worst-case values for typical applications. Post-compilation
timing simulation and timing analysis are required to determine actual worst-case
performance.
Table 40. APEX 20KE Routing Timing Microparameters
Symbol
Parameter
tF1-4
Fanout delay using Local Interconnect
tF5-20
Fanout delay estimate using MegaLab Interconnect
tF20+
Fanout delay estimate using FastTrack Interconnect
Table 41. APEX 20KE Functional Timing Microparameters
Symbol
Parameter
TCH
Minimum clock high time from clock pin
TCL
Minimum clock low time from clock pin
TCLRP
LE clear Pulse Width
TPREP
LE preset pulse width
TESBCH
Clock high time for ESB
TESBCL
Clock low time for ESB
TESBWP
Write pulse width
TESBRP
Read pulse width
Table 42. APEX 20KE External Timing Parameters
Symbol
Clock Parameter
Conditions
tINSU
Setup time with global clock at IOE input register
tINH
Hold time with global clock at IOE input register
tOUTCO
Clock-to-output delay with global clock at IOE output register
C1 = 35 pF
tINSUPLL
Setup time with PLL clock at IOE input register
tINHPLL
Hold time with PLL clock at IOE input register
tOUTCOPLL
Clock-to-output delay with PLL clock at IOE output register
C1 = 35 pF
相关PDF资料 |
PDF描述 |
|---|---|
| EP20K200CF484I8ES | ASIC |
| EP20K200CF484I9ES | ASIC |
| EP20K200CF672C7 | 256K, 32K x 8 Bit; 5 Volt, Byte Alterable EEPROM; Temperature Range: -55°C to 125°C; Package: 28-CerDIP |
| EP20K200CF672C8 | 256K, 32K x 8 Bit; 5 Volt, Byte Alterable EEPROM; Temperature Range: -55°C to 125°C; Package: 28-CerDIP |
| EP20K200CF672C9 | 256K, 32K x 8 Bit; 5 Volt, Byte Alterable EEPROM; Temperature Range: -55°C to 125°C; Package: 28-CerDIP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EP20K200CF484I8 | 制造商:Altera Corporation 功能描述:IC APEX 20KC FPGA 484FBGA 制造商:Altera Corporation 功能描述:IC FPGA 376 I/O 484FBGA |
| EP20K200CF484I8ES | 制造商:未知厂家 制造商全称:未知厂家 功能描述:ASIC |
| EP20K200CF484I9ES | 制造商:未知厂家 制造商全称:未知厂家 功能描述:ASIC |
| EP20K200CF672C7 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:ASIC |
| EP20K200CF672C8 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:ASIC |
发布紧急采购，3分钟左右您将得到回复。