- 您现在的位置：买卖IC网 > PDF目录97926 > EP20K60EQI240-3ES FPGA PDF资料下载
参数资料
| 型号： | EP20K60EQI240-3ES |
| 英文描述： | FPGA |
| 中文描述： | FPGA的 |
| 文件页数： | 40/114页 |
| 文件大小： | 1623K |
| 代理商： | EP20K60EQI240-3ES |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页当前第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页
Altera Corporation
31
APEX 20K Programmable Logic Device Family Data Sheet
Figure 18. Deep Memory Block Implemented with Multiple ESBs
The ESB implements two forms of dual-port memory: read/write clock
mode and input/output clock mode. The ESB can also be used for
bidirectional, dual-port memory applications in which two ports read or
write simultaneously. To implement this type of dual-port memory, two
or four ESBs are used to support two simultaneous reads or writes. This
functionality is shown in Figure 19.
Figure 19. APEX 20K ESB Implementing Dual-Port RAM
ESB
to System Logic
Address Decoder
Port A
Port B
address_a[]
address_b[]
data_a[]
data_b[]
we_a
we_b
clkena_a
clkena_b
Clock A
Clock B
相关PDF资料 |
PDF描述 |
|---|---|
| EP20K60ERC208-1ES | Dual Voltage Monitor with Intergrated CPU Supervisor |
| EP20K60ERC208-2ES | Dual Voltage Monitor with Intergrated CPU Supervisor |
| EP20K60ERC208-3ES | Dual Voltage Monitor with Intergrated CPU Supervisor |
| EP20K60ERC240-1ES | FPGA |
| EP20K60ERC240-2ES | FPGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EP20K60ERC208-1ES | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
| EP20K60ERC208-2ES | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
| EP20K60ERC208-3ES | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
| EP20K60ERC240-1ES | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
| EP20K60ERC240-2ES | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
发布紧急采购，3分钟左右您将得到回复。