参数资料
| 型号： | EP2AGX125EF35C4 |
| 厂商： | Altera |
| 文件页数： | 74/90页 |
| 文件大小： | 0K |
| 描述： | IC ARRIA II GX 125K 1152FBGA |
| 产品培训模块： | Three Reasons to Use FPGA's in Industrial Designs |
| 标准包装： | 3 |
| 系列： | Arria II GX |
| LAB/CLB数： | 4964 |
| 逻辑元件/单元数： | 118143 |
| RAM 位总计： | 8315904 |
| 输入/输出数： | 452 |
| 电源电压： | 0.87 V ~ 0.93 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 1152-BBGA |
| 供应商设备封装： | 1152-FBGA（27x27） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页当前第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页
1–68
Chapter 1: Device Datasheet for Arria II Devices
Switching Characteristics
December 2013
Altera Corporation
Figure 1–6 shows the LVDS soft-CDR/DPA sinusoidal jitter tolerance specification for
Arria II GZ devices at 1.25 Gbps data rate.
Table 1–56 lists the LVDS soft-CDR/DPA sinusoidal jitter tolerance specification for
Arria II GZ devices at 1.25 Gbps data rate.
External Memory Interface Specifications
f For the maximum clock rate supported for Arria II GX and GZ device family, refer to
the External Memory Interface Spec Estimator page on the Altera website.
Table 1–57 lists the external memory interface specifications for Arria II GX devices.
Figure 1–6. LVDS Soft-CDR/DPA Sinusoidal Jitter Tolerance Specification for Arria II GZ Devices at a 1.25 Gbps Data Rate
Jitter Frequency (Hz)
Sinusoidal Jitter Amplitude (UI)
25
8.5
0.35
0.1
10,000 (F1)
17,565 (F2)
1,493,000 (F3)
50,000,000 (F4)
Table 1–56. LVDS Soft-CDR/DPA Sinusoidal Jitter Mask Values for Arria II GZ Devices at
1.25 Gbps Data Rate
Jitter Frequency (Hz)
Sinusoidal Jitter (UI)
F1
10,000
25.000
F2
17,565
25.000
F3
1,493,000
0.350
F4
50,000,000
0.350
Table 1–57. External Memory Interface Specifications for Arria II GX Devices (Part 1 of 2)
Frequency
Mode
Frequency Range (MHz)
Resolution
(°)
DQS Delay
Buffer Mode
Number of
Delay Chains
C4
I3, C5, I5
C6
0
90-140
90-130
90-110
22.5
Low
16
1
110-180
110-170
110-150
30
Low
12
2
140-220
140-210
140-180
36
Low
10
3
170-270
170-260
170-220
45
Low
8
4
220-340
220-310
220-270
30
High
12
相关PDF资料 |
PDF描述 |
|---|---|
| HMM43DRAH | CONN EDGECARD 86POS R/A .156 SLD |
| HSC50DRYN-S93 | CONN EDGECARD 100PS DIP .100 SLD |
| 170-015-173L020 | CONN DB15 CRIMP MALE NICKEL |
| HSC50DRYH-S93 | CONN EDGECARD 100PS DIP .100 SLD |
| FMC17DREF | CONN EDGECARD 34POS .100 EYELET |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EP2AGX125EF35C4N | 功能描述:FPGA - 现场可编程门阵列 FPGA - Arria II GX 4964 LABs 452 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP2AGX125EF35C5 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Arria II GX 4964 LABs 452 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP2AGX125EF35C5N | 功能描述:FPGA - 现场可编程门阵列 FPGA - Arria II GX 4964 LABs 452 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP2AGX125EF35C5NES | 制造商:Altera Corporation 功能描述:FPGA Arria |
| EP2AGX125EF35C6 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Arria II GX 4964 LABs 452 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
发布紧急采购，3分钟左右您将得到回复。