参数资料
| 型号： | EP4S100G3F45I2N |
| 厂商： | Altera |
| 文件页数： | 69/82页 |
| 文件大小： | 0K |
| 描述： | IC STRATIX IV GT 290K 1932FBGA |
| 产品培训模块： | Stratix IV FPGAs Three Reasons to Use FPGA's in Industrial Designs |
| 特色产品： | Stratix? IV Series FPGAs |
| 标准包装： | 3 |
| 系列： | STRATIX® IV GT |
| LAB/CLB数： | 11648 |
| 逻辑元件/单元数： | 291200 |
| RAM 位总计： | 17661952 |
| 输入/输出数： | 781 |
| 电源电压： | 0.92 V ~ 0.98 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 100°C |
| 封装/外壳： | 1932-BBGA |
| 供应商设备封装： | 1932-FBGA（45x45） |
| 其它名称： | 544-2639 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页当前第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页
Chapter 1: DC and Switching Characteristics for Stratix IV Devices
1–63
I/O Timing
March 2014
Altera Corporation
Stratix IV Device Handbook
Volume 4: Device Datasheet and Addendum
Programmable IOE Delay
Table 1–52 lists the Stratix IV IOE programmable delay settings.
Programmable Output Buffer Delay
Table 1–53 lists the delay chain settings that control the rising and falling edge delays
of the output buffer. The default delay is 0 ps.
Table 1–52. IOE Programmable Delay for Stratix IV Devices
Parameter
Available
Settings
Min Offset
Fast Model
Slow Model
Industrial/
Military
Commercial
C2 (3)
C3
C4
I3/M3
I4
Unit
D1
16
0
0.462
0.505
0.732
0.795
0.857
0.801
0.864
ns
D2
8
0
0.234
0.232
0.337
0.372
0.407
0.371
0.405
ns
D3
8
0
1.700
1.769
2.695
2.927
3.157
2.948
3.178
ns
D4
16
0
0.508
0.554
0.813
0.882
0.952
0.889
0.959
ns
D5
16
0
0.472
0.500
0.747
0.799
0.875
0.817
0.882
ns
D6
7
0
0.186
0.195
0.294
0.319
0.345
0.321
0.347
ns
Notes to Table 1–52:
(1) You can set this value in the Quartus II software by selecting D1, D2, D3, D4, D5, and D6 in the Assignment Name column.
(2) Minimum offset does not include the intrinsic delay.
(3) For the EP4SGX530 device density, the IOE programmable delays have an additional 5% maximum offset.
Table 1–53. Programmable Output Buffer Delay (1)
Symbol
Parameter
Typical
Unit
DOUTBUF
Rising and/or falling edge
delay
0 (default)
ps
50
ps
100
ps
150
ps
Note to Table 1–53:
(1) You can set the programmable output buffer delay in the Quartus II software by setting the Output Buffer Delay
Control assignment to either positive, negative, or both edges, with the specific values stated here (in ps) for the
Output Buffer Delay assignment.
相关PDF资料 |
PDF描述 |
|---|---|
| 24AA52T-I/MS | IC EEPROM 2KBIT 400KHZ 8MSOP |
| 24LCS52T-I/MS | IC EEPROM 2KBIT 400KHZ 8MSOP |
| EP4SE820H40I3N | IC STRATIX IV FPGA 820K 1517HBGA |
| 24AA52-I/ST | IC EEPROM 2KBIT 400KHZ 8TSSOP |
| EP4S40G5H40I3N | IC STRATIX IV FPGA 530K 1517HBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EP4S100G3F45I3 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Stratix IV 11648 LABs 781 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP4S100G3F45I3N | 功能描述:FPGA - 现场可编程门阵列 FPGA - Stratix IV 11648 LABs 781 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP4S100G4F45I1 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Stratix IV 14144 LABs 781 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP4S100G4F45I1N | 功能描述:FPGA - 现场可编程门阵列 FPGA - Stratix IV 14144 LABs 781 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP4S100G4F45I2 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Stratix IV 14144 LABs 781 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
发布紧急采购，3分钟左右您将得到回复。