参数资料
| 型号： | EP4SGX180KF40C4N |
| 厂商： | Altera |
| 文件页数： | 79/82页 |
| 文件大小： | 0K |
| 描述： | IC STRATIX IV FPGA 180K 1517FBGA |
| 产品培训模块： | Three Reasons to Use FPGA's in Industrial Designs |
| 标准包装： | 3 |
| 系列： | Stratix® IV GX |
| LAB/CLB数： | 7030 |
| 逻辑元件/单元数： | 175750 |
| RAM 位总计： | 13954048 |
| 输入/输出数： | 744 |
| 电源电压： | 0.87 V ~ 0.93 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 1517-BBGA |
| 供应商设备封装： | 1517-FBGA（40x40） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页当前第79页第80页第81页第82页
2–2
Chapter 2: Addendum to the Stratix IV Device Handbook
Stratix IV Device Handbook
February 2011
Altera Corporation
Volume 4: Device Datasheet and Addendum
Document Revision History
Table 2–1 lists the revision history for this chapter.
Table 2–1. Document Revision History
Date
Version
Changes
February 2011
1.5
■ Removed the “Decision Feedback Equalization (DFE)” section now that AN 612: Decision
Feedback Equalization in Stratix IV Devices is published.
Stratix IV Devices chapter.
■ Moved the “Power-On Reset Circuitry” and “Power-On Reset Specifications” sections to
■ Minor text edits.
September 2010
1.4
■ Added new information for the Decision Feedback Equalization (DFE) feature.
April 2010
1.3
March 2010
1.2
■ Moved the “Power-On Reset Circuitry”, “Power-On Reset Specifications”, “Correct
Power-Up Sequence for Production Devices”, and “Correct Power-Up Sequence for
Production Devices” sections to the Hot Socketing and Power-On Reset in Stratix IV
Devices chapter.
■ Moved the “Power-On Reset Circuit” and “JTAG TMS and TDI Pin Pull-Up Resistor Value
Specification” sections to the Configuration, Design Security, Remote System Upgrades
with Stratix IV Devices chapter.
■ Moved the “Summary of OCT Assignments” section to the I/O Features in Stratix IV
Devices chapter.
February 2010
1.1
■ Added the “Power-On Reset Circuitry”, “Power-On Reset Specifications”, “Correction to
POR Signal Pulse Width Delay Times”, “Correct Power-Up Sequence for Production
Devices”, “Power-On Reset Circuit”, “Summary of OCT Assignments”, and “JTAG TMS
and TDI Pin Pull-Up Resistor Value Specification” sections.
■ Minor text edits.
November 2009
1.0
■ Stratix IV GX enhanced transceiver data rate specifications in
–4 commercial speed grade.
■ Initial release.
相关PDF资料 |
PDF描述 |
|---|---|
| HMM12DREN | CONN EDGECARD 24POS .156 EYELET |
| HMM12DREH | CONN EDGECARD 24POS .156 EYELET |
| EP4SGX180FF35C4 | IC STRATIX IV FPGA 180K 1152FBGA |
| A42MX36-CQ208B | IC FPGA MX SGL CHIP 54K 208-CQFP |
| HSM43DRAS | CONN EDGECARD 86POS R/A .156 SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EP4SGX180KF40I3 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Stratix IV GX 7030 LABs 744 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP4SGX180KF40I3N | 功能描述:FPGA - 现场可编程门阵列 FPGA - Stratix IV GX 7030 LABs 744 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP4SGX180KF40I4 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Stratix IV GX 7030 LABs 744 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP4SGX180KF40I4N | 功能描述:FPGA - 现场可编程门阵列 FPGA - Stratix IV GX 7030 LABs 744 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP4SGX230 | 制造商:ALTERA 制造商全称:Altera Corporation 功能描述:Stratix IV Device |
发布紧急采购，3分钟左右您将得到回复。