- 您现在的位置：买卖IC网 > PDF目录22022 > EPF6016ATC100-2 (Altera)IC FLEX 6000 FPGA 16K 100-TQFP PDF资料下载
参数资料
| 型号： | EPF6016ATC100-2 |
| 厂商： | Altera |
| 文件页数： | 52/52页 |
| 文件大小： | 0K |
| 描述： | IC FLEX 6000 FPGA 16K 100-TQFP |
| 产品培训模块： | Three Reasons to Use FPGA's in Industrial Designs |
| 标准包装： | 270 |
| 系列： | FLEX 6000 |
| LAB/CLB数： | 132 |
| 逻辑元件/单元数： | 1320 |
| 输入/输出数： | 81 |
| 门数： | 16000 |
| 电源电压： | 3 V ~ 3.6 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 100-TQFP |
| 供应商设备封装： | 100-TQFP（14x14） |
| 产品目录页面： | 602 (CN2011-ZH PDF) |
| 其它名称： | 544-2247 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页当前第52页
Altera Corporation
9
FLEX 6000 Programmable Logic Device Family Data Sheet
Figure 4. Logic Element
The programmable flipflop in the LE can be configured for D, T, JK, or SR
operation. The clock and clear control signals on the flipflop can be driven
by global signals, general-purpose I/O pins, or any internal logic. For
combinatorial functions, the flipflop is bypassed and the output of the
LUT drives the outputs of the LE. The LE output can drive both the local
interconnect and the FastTrack Interconnect.
The FLEX 6000 architecture provides two types of dedicated high-speed
data paths that connect adjacent LEs without using local interconnect
paths: carry chains and cascade chains. A carry chain supports high-speed
arithmetic functions such as counters and adders, while a cascade chain
implements wide-input functions such as equivalent comparators with
minimum delay. Carry and cascade chains connect LEs 2 through 10 in an
LAB and all LABs in the same half of the row. Because extensive use of
carry and cascade chains can reduce routing flexibility, these chains
should be limited to speed-critical portions of a design.
Chip-Wide Reset
Carry-In
Clock
Select
Carry-Out
Look-Up
T
able
(LUT)
Clear/ Preset
Logic
Carry
Chain
Cascade
Chain
Cascade-In
Cascade-Out
LE-Out
Programmable
Register
PRN
CLRN
DQ
Register Bypass
data1
data2
data3
data4
labctrl1
labctrl2
labctrl3
labctrl4
相关PDF资料 |
PDF描述 |
|---|---|
| VI-J3L-CW | CONVERTER MOD DC/DC 28V 100W |
| VI-J3K-CW | CONVERTER MOD DC/DC 40V 100W |
| VI-J3J-CW | CONVERTER MOD DC/DC 36V 100W |
| TACL685M004X | CAP TANT 6.8UF 4V 20% 0603 |
| AIMC-0603-33NJ-T | INDUCTOR MULTILAYER 33NH 0603 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EPF6016ATC100-2N | 功能描述:FPGA - 现场可编程门阵列 FPGA - Flex 6000 132 LABs 81 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EPF6016ATC100-3 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Flex 6000 132 LABs 81 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EPF6016ATC100-3N | 功能描述:FPGA - 现场可编程门阵列 FPGA - Flex 6000 132 LABs 81 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EPF6016ATC144-1 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Flex 6000 132 LABs 117 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EPF6016ATC144-1N | 功能描述:FPGA - 现场可编程门阵列 FPGA - Flex 6000 132 LABs 117 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
发布紧急采购，3分钟左右您将得到回复。