参数资料
| 型号： | EPF8282ALC84-2 |
| 厂商： | Altera |
| 文件页数： | 5/62页 |
| 文件大小： | 0K |
| 描述： | IC FLEX 8000A FPGA 2.5K 84-PLCC |
| 产品培训模块： | Three Reasons to Use FPGA's in Industrial Designs |
| 标准包装： | 75 |
| 系列： | FLEX 8000 |
| LAB/CLB数： | 26 |
| 逻辑元件/单元数： | 208 |
| 输入/输出数： | 68 |
| 门数： | 2500 |
| 电源电压： | 4.75 V ~ 5.25 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 84-LCC（J 形引线） |
| 供应商设备封装： | 84-PLCC（29.31x29.31） |
| 其它名称： | 544-2250-5 |
第1页第2页第3页第4页当前第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页
Altera Corporation
13
FLEX 8000 Programmable Logic Device Family Data Sheet
FL
EX
800
0
3
Internal Tri-State Emulation
Internal tri-state emulation provides internal tri-stating without the
limitations of a physical tri-state bus. In a physical tri-state bus, the
tri-state buffers’ output enable signals select the signal that drives the bus.
However, if multiple output enable signals are active, contending signals
can be driven onto the bus. Conversely, if no output enable signals are
active, the bus will float. Internal tri-state emulation resolves contending
tri-state buffers to a low value and floating buses to a high value, thereby
eliminating these problems. The MAX+PLUS II software automatically
implements tri-state bus functionality with a multiplexer.
Clear & Preset Logic Control
Logic for the programmable register’s clear and preset functions is
controlled by the DATA3, LABCTRL1, and LABCTRL2 inputs to the LE. The
clear and preset control structure of the LE is used to asynchronously load
signals into a register. The register can be set up so that LABCTRL1
implements an asynchronous load. The data to be loaded is driven to
DATA3
; when LABCTRL1 is asserted, DATA3 is loaded into the register.
During compilation, the MAX+PLUS II Compiler automatically selects
the best control signal implementation. Because the clear and preset
functions are active-low, the Compiler automatically assigns a logic high
to an unused clear or preset.
The clear and preset logic is implemented in one of the following six
asynchronous modes, which are chosen during design entry. LPM
functions that use registers will automatically use the correct
asynchronous mode. See Figure 7.
■
Clear only
■
Preset only
■
Clear and preset
■
Load with clear
■
Load with preset
■
Load without clear or preset
相关PDF资料 |
PDF描述 |
|---|---|
| EP4CE15E22I7N | IC CYCLONE IV FPGA 15K 144EQFP |
| EP4CE15E22C6N | IC CYCLONE IV FPGA 15K 144EQFP |
| ABC40DRAS | CONN EDGECARD 80POS .100 R/A DIP |
| EP4CE15F23C9LN | IC CYCLONE IV FPGA 15K 484FBGA |
| EP4CE15F23C8N | IC CYCLONE IV FPGA 15K 484FBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EPF8282ALC84-3 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Flex 8000 26 LABs 68 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EPF8282ALC844 | 制造商:ALTERA 功能描述:* |
| EPF8282ALC84-4 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Flex 8000 26 LABs 68 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EPF8282ALC84-4N | 功能描述:FPGA - 现场可编程门阵列 FPGA - Flex 8000 26 LABs 68 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EPF8282ATC100-2 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Flex 8000 26 LABs 78 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
发布紧急采购，3分钟左右您将得到回复。