- 您现在的位置：买卖IC网 > PDF目录19847 > EPM7064SLC44-7 (Altera)IC MAX 7000 CPLD 64 44-PLCC PDF资料下载
参数资料
| 型号： | EPM7064SLC44-7 |
| 厂商： | Altera |
| 文件页数： | 37/66页 |
| 文件大小： | 0K |
| 描述： | IC MAX 7000 CPLD 64 44-PLCC |
| 标准包装： | 390 |
| 系列： | MAX® 7000 |
| 可编程类型： | 系统内可编程 |
| 最大延迟时间 tpd(1)： | 7.5ns |
| 电压电源 - 内部： | 4.75 V ~ 5.25 V |
| 逻辑元件/逻辑块数目： | 4 |
| 宏单元数： | 64 |
| 门数： | 1250 |
| 输入/输出数： | 36 |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 44-LCC（J 形引线） |
| 供应商设备封装： | 44-PLCC（16.58x16.58） |
| 包装： | 管件 |
| 产品目录页面： | 603 (CN2011-ZH PDF) |
| 其它名称： | 544-1196-5 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页当前第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页
42
Altera Corporation
MAX 7000 Programmable Logic Device Family Data Sheet
tACO1
Array clock to output delay
C1 = 35 pF
5.4
6.7
7.5
10.0
ns
tACH
Array clock high time
2.5
3.0
4.0
ns
tACL
Array clock low time
2.5
3.0
4.0
ns
tCPPW
Minimum pulse width for clear
and preset
2.5
3.0
4.0
ns
tODH
Output data hold time after
clock
C1 = 35 pF (3)
1.0
ns
tCNT
Minimum global clock period
5.7
7.1
8.0
10.0
ns
fCNT
Maximum internal global clock
frequency
175.4
140.8
125.0
100.0
MHz
tACNT
Minimum array clock period
5.7
7.1
8.0
10.0
ns
fACNT
Maximum internal array clock
frequency
175.4
140.8
125.0
100.0
MHz
fMAX
Maximum clock frequency
250.0
200.0
166.7
125.0
MHz
Table 30. EPM7064S Internal Timing Parameters (Part 1 of 2)
Symbol
Parameter
Conditions
Speed Grade
Unit
-5
-6
-7
-10
Min
Max
Min
Max
Min
Max
Min
Max
tIN
Input pad and buffer delay
0.2
0.5
ns
tIO
I/O input pad and buffer delay
0.2
0.5
ns
tFIN
Fast input delay
2.2
2.6
1.0
ns
tSEXP
Shared expander delay
3.1
3.8
4.0
5.0
ns
tPEXP
Parallel expander delay
0.9
1.1
0.8
ns
tLAD
Logic array delay
2.6
3.2
3.0
5.0
ns
tLAC
Logic control array delay
2.5
3.2
3.0
5.0
ns
tIOE
Internal output enable delay
0.7
0.8
2.0
ns
tOD1
Output buffer and pad delay
C1 = 35 pF
0.2
0.3
2.0
1.5
ns
tOD2
Output buffer and pad delay
C1 = 35 pF (6)
0.7
0.8
2.5
2.0
ns
tOD3
Output buffer and pad delay
C1 = 35 pF
5.2
5.3
7.0
5.5
ns
tZX1
Output buffer enable delay
C1 = 35 pF
4.0
5.0
ns
tZX2
Output buffer enable delay
C1 = 35 pF (6)
4.5
5.5
ns
tZX3
Output buffer enable delay
C1 = 35 pF
9.0
ns
tXZ
Output buffer disable delay
C1 = 5 pF
4.0
5.0
ns
tSU
Register setup time
0.8
1.0
3.0
2.0
ns
tH
Register hold time
1.7
2.0
3.0
ns
Table 29. EPM7064S External Timing Parameters (Part 2 of 2)
Note (1)
Symbol
Parameter
Conditions
Speed Grade
Unit
-5
-6
-7
-10
MinMax MinMax MinMax MinMax
相关PDF资料 |
PDF描述 |
|---|---|
| RBB105DHNT | CONN EDGECARD 210PS DIP .050 SLD |
| EPM7064LC44-10 | IC MAX 7000 CPLD 64 44-PLCC |
| RBB105DHHT | CONN EDGECARD 210PS DIP .050 SLD |
| EPM570GT144C5N | IC MAX II CPLD 570 LE 144-TQFP |
| RCB108DHFN | CONN EDGECARD 216POS .050 SMD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EPM7064SLC44-7N | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX 7000 64 Macro 36 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| EPM7064SLC84-10 | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX 7000 64 Macro 68 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| EPM7064SLC84-10N | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX 7000 64 Macro 68 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| EPM7064SLC84-5 | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX 7000 64 Macro 68 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| EPM7064SLC84-5N | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX 7000 64 Macro 68 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
发布紧急采购，3分钟左右您将得到回复。