- 您现在的位置：买卖IC网 > PDF目录295888 > EPM7096LC84-15H (ALTERA CORP) EE PLD, 15 ns, PQCC84 PDF资料下载
参数资料
| 型号： | EPM7096LC84-15H |
| 厂商： | ALTERA CORP |
| 元件分类： | PLD |
| 英文描述： | EE PLD, 15 ns, PQCC84 |
| 封装： | PLASTIC, LCC-84 |
| 文件页数： | 1/66页 |
| 文件大小： | 1486K |
| 代理商： | EPM7096LC84-15H |
当前第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页
Altera Corporation
1
MAX 7000
Programmable Logic
Device Family
September 2005, ver. 6.7
Data Sheet
DS-MAX7000-6.7
Features...
■
High-performance, EEPROM-based programmable logic devices
(PLDs) based on second-generation MAX architecture
■
5.0-V in-system programmability (ISP) through the built-in
IEEE Std. 1149.1 Joint Test Action Group (JTAG) interface available in
MAX 7000S devices
–
ISP circuitry compatible with IEEE Std. 1532
■
Includes 5.0-V MAX 7000 devices and 5.0-V ISP-based MAX 7000S
devices
■
Built-in JTAG boundary-scan test (BST) circuitry in MAX 7000S
devices with 128 or more macrocells
■
Complete EPLD family with logic densities ranging from 600 to
■
5-ns pin-to-pin logic delays with up to 175.4-MHz counter
frequencies (including interconnect)
■
PCI-compliant devices available
f For information on in-system programmable 3.3-V MAX 7000A or 2.5-V
MAX 7000B devices, see the MAX 7000A Programmable Logic Device Family
Table 1. MAX 7000 Device Features
Feature
EPM7032
EPM7064
EPM7096
EPM7128E
EPM7160E
EPM7192E
EPM7256E
Usable
gates
600
1,250
1,800
2,500
3,200
3,750
5,000
Macrocells
32
64
96
128
160
192
256
Logic array
blocks
246
8
10
12
16
Maximum
user I/O pins
36
68
76
100
104
124
164
tPD (ns)
6
7.5
10
12
tSU (ns)
5
6677
7
tFSU (ns)
2.5
3333
3
tCO1 (ns)
4
4.5
5
6
fCNT (MHz)
151.5
125.0
100.0
90.9
相关PDF资料 |
PDF描述 |
|---|---|
| EPM7096LC68-10H | EE PLD, 10 ns, PQCC68 |
| EPM7096LC84-12H | EE PLD, 12 ns, PQCC84 |
| EPM7128SLC84-10F | EE PLD, 10 ns, PQCC84 |
| EPM7128SLC84-15F | EE PLD, 15 ns, PQCC84 |
| EPM7128SLC84-7F | EE PLD, 7.5 ns, PQCC84 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EPM7096LC84-2 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:UV-Erasable/OTP Complex PLD |
| EPM7096LC84-3 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:UV-Erasable/OTP Complex PLD |
| EPM7096LC84-7 | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX 7000 96 Macro 64 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| EPM7096LI68-15 | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX 7000 96 Macro 52 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| EPM7096LI84-15 | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX 7000 96 Macro 64 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
发布紧急采购，3分钟左右您将得到回复。