- 您现在的位置：买卖IC网 > PDF目录299034 > EPM9560ABI356-10 (ALTERA CORP) EE PLD, 11.4 ns, PBGA356 PDF资料下载
参数资料
| 型号： | EPM9560ABI356-10 |
| 厂商： | ALTERA CORP |
| 元件分类： | PLD |
| 英文描述： | EE PLD, 11.4 ns, PBGA356 |
| 封装： | BGA-356 |
| 文件页数： | 1/41页 |
| 文件大小： | 603K |
| 代理商： | EPM9560ABI356-10 |
当前第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页
Altera Corporation
1
MAX 9000
Programmable Logic
Device Family
July 1999, ver. 6.01
Data Sheet
A-DS-M9000-06.01
Includes
MAX 9000A
Features...
s
High-performance CMOS EEPROM-based programmable logic
devices (PLDs) built on third-generation Multiple Array MatriX
(MAX) architecture
s
5.0-V in-system programmability (ISP) through built-in IEEE Std.
1149.1 Joint Test Action Group (JTAG) interface
s
Built-in JTAG boundary-scan test (BST) circuitry compliant with IEEE
Std. 1149.1-1990
s
High-density erasable programmable logic device (EPLD) family
ranging from 6,000 to 12,000 usable gates (see Table 1)
s
10-ns pin-to-pin logic delays with counter frequencies of up to
144 MHz
s
Fully compliant with the peripheral component interconnect Special
Interest Group’s (PCI SIG) PCI Local Bus Specification, Revision 2.2
s
Dual-output macrocell for independent use of combinatorial and
registered logic
s
FastTrack Interconnect for fast, predictable interconnect delays
s
Input/output registers with clear and clock enable on all I/O pins
s
Programmable output slew-rate control to reduce switching noise
s
MultiVolt I/O interface operation, allowing devices to interface
with 3.3-V and 5.0-V devices
s
Configurable expander product-term distribution allowing up to 32
product terms per macrocell
s
Programmable power-saving mode for more than 50% power
reduction in each macrocell
Table 1. MAX 9000 Device Features
Feature
EPM9320
EPM9320A
EPM9400
EPM9480
EPM9560
EPM9560A
Usable gates
6,000
8,000
10,000
12,000
Flipflops
484
580
676
772
Macrocells
320
400
480
560
Logic array blocks (LABs)
20
25
30
35
Maximum user I/O pins
168
159
175
216
tPD1 (ns)
10
15
10
tFSU (ns)
3.0
5
3.0
tFCO (ns)
4.5
7
4.8
fCNT (MHz)
144
118
144
相关PDF资料 |
PDF描述 |
|---|---|
| EPSA12BBJH-15.000MTR | CRYSTAL OSCILLATOR, CLOCK, 15 MHz, LVCMOS OUTPUT |
| EPSA12BBJH-33.55443M | CRYSTAL OSCILLATOR, CLOCK, 33.55443 MHz, LVCMOS OUTPUT |
| EPSA12BBJH-50.000M | CRYSTAL OSCILLATOR, CLOCK, 50 MHz, LVCMOS OUTPUT |
| EPSA12BBJH-9.210MTR | CRYSTAL OSCILLATOR, CLOCK, 9.21 MHz, LVCMOS OUTPUT |
| EPSA22BBHA-26.000M | CRYSTAL OSCILLATOR, CLOCK, 26 MHz, LVCMOS OUTPUT |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EPM9560ARC208-10 | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX 9000 560 Macro 153 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| EPM9560ARC208-10N | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX 9000 560 Macro 153 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| EPM9560ARC240-10 | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX 9000 560 Macro 191 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| EPM9560ARC240-10F | 制造商:Rochester Electronics LLC 功能描述: 制造商:Altera Corporation 功能描述: |
| EPM9560ARC240-10N | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX 9000 560 Macro 191 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
发布紧急采购，3分钟左右您将得到回复。