参数资料
| 型号： | FS7140-02G-XTD |
| 厂商： | ON Semiconductor |
| 文件页数： | 3/17页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK GEN PLL PROGR 16-SSOP |
| 标准包装： | 76 |
| 类型： | PLL 时钟发生器 |
| PLL： | 是 |
| 输入： | 晶体 |
| 输出： | CMOS，PECL |
| 电路数： | 1 |
| 比率 - 输入:输出： | 2:1 |
| 差分 - 输入:输出： | 无/是 |
| 频率 - 最大： | 400MHz |
| 除法器/乘法器： | 是/无 |
| 电源电压： | 3 V ~ 3.6 V |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 16-SSOP（0.209"，5.30mm 宽） |
| 供应商设备封装： | 16-SSOP |
| 包装： | 管件 |
| 产品目录页面： | 1115 (CN2011-ZH PDF) |
| 其它名称： | 766-1029 |
FS7140, FS7145
http://onsemi.com
11
Programming Information
All register bits are cleared to zero on powerup. All register bits may be read back as written.
Table 7. FS7140 REGISTER MAP
Address
BIT 7
BIT 6
BIT 5
BIT 4
BIT 3
BIT 2
BIT 1
BIT 0
Byte 7
Reserved
(Bit 63)
Must be set
to “0”
Reserved
(Bit 62)
Must be set
to “0”
Reserved
(Bit 61)
Must be set
to “0”
Reserved
(Bit 60)
Must be set
to “0”
Reserved
(Bit 59)
Must be set
to “0”
Reserved
(Bit 58)
Must be set
to “0”
Reserved
(Bit 57)
Must be set
to “0”
Reserved
(Bit 56)
Must be set
to “0”
Byte 6
Reserved
(Bit 55)
Must be set
to “0”
Reserved
(Bit 54)
Must be set
to “0”
SHUT2
(Bit 53)
0 = Normal
1 = Powered
down
Reserved
(Bit 52)
Must be set
to “0”
Reserved
(Bit 51)
Must be set
to “0”
Reserved
(Bit 50)
Must be set
to “0”
Reserved
(Bit 49)
Must be set
to “0”
Reserved
(Bit 48)
Must be set
to “0”
Byte 5
Reserved
(Bit 47)
Must be set
to “0”
LC
(Bit 46)
Loop filter
cap select
LR[1]
(Bit 45)
LR[0]
(Bit 44)
Reserved
(Bit 43)
Must be set
to “0”
Reserved
(Bit 42)
Must be set
to “0”
CP[1]
(Bit 41)
CP[0]
(Bit 40)
Loop filter resistor select
Charge pump current select
Byte 4
CMOS
(Bit 39)
0 = PECL
1 = CMOS
FBKDSRC
(Bit 38)
0 = VCO
output
1 = Post
divider output
FBKDIV[13]
(Bit 37)
8192
FBKDIV[12]
(Bit 36)
4096
FBKDIV[11]
(Bit 35)
2048
FBKDIV[10]
(Bit 34)
1024
FBKDIV[9]
(Bit 33)
512
FBKDIV[8]
(Bit 32)
256
See the Feedback Divider section for disallowed FBKDIV values
Byte 3
FBKDIV[7]
(Bit 31)
128
FBKDIV[6]
(Bit 30)
64
FBKDIV[5]
(Bit 29)
32
FBKDIV[4]
(Bit 28)
16
FBKDIV[3]
(Bit 27)
8
FBKDIV[2]
(Bit 26)
4
FBKDIV[1]
(Bit 25)
2
FBKDIV[0]
(Bit 24)
1
See the Feedback Divider section for disallowed FBKDIV values
Byte 2
POST2[3]
(Bit 23)
POST2[2]
(Bit 22)
POST2[1]
(Bit 21)
POST2[0]
(Bit 20)
POST1[3]
(Bit 19)
POST1[2]
(Bit 18)
POST1[1]
(Bit 17)
POST1[0]
(Bit 16)
Modulus = N + 1 (N = 0 to 11); See Table 12
Byte 1
POST3[1]
(Bit 15)
POST3[0]
(Bit 14)
SHUT1
(Bit 13)
0 = Normal
1 = Powered
down
REFDSRC
(Bit 12)
0 = Crystal
oscillator
1 = REF pin
REFDIV[11]
(Bit 11)
2048
REFDIV[10]
(Bit 10)
1024
REFDIV[9]
(Bit 9)
512
REFDIV[8]
(Bit 8)
256
Modulus = 1, 2, 4 or 8;
See Table 12
Byte 0
REFDIV[7]
(Bit 7)
128
REFDIV[6]
(Bit 6)
64
REFDIV[5]
(Bit 5)
32
REFDIV[4]
(Bit 4)
16
REFDIV[3]
(Bit 3)
8
REFDIV[2]
(Bit 2)
4
REFDIV[1]
(Bit 1)
2
REFDIV[0]
(Bit 0)
1
相关PDF资料 |
PDF描述 |
|---|---|
| DS1848E-010+T&R | IC RES/MEM TEMP 10/10K 14-TSSOP |
| DS1844E-010+T&R | IC POT DIG QUAD 10K 20-TSSOP |
| DS1844E-050+T&R | IC POT DIG QUAD 50K 20-TSSOP |
| DS1844E-100+T&R | IC POT DIG QUAD 100K 20-TSSOP |
| MAX5482ETE+ | IC POT DGTL 10BIT NV 16-TQFN |
相关代理商/技术参数 |
参数描述 |
|---|---|
| FS7140-02G-XTP | 功能描述:时钟发生器及支持产品 I2C PLL CLOCK 3.3V RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| FS7140-802 | 制造商:AMI Semiconductor 功能描述: |
| FS7145 | 制造商:AMI 制造商全称:AMI 功能描述:Programmable Phase-Locked Loop Clock Generator |
| FS7145-01-XTD | 功能描述:时钟发生器及支持产品 I2C PLL CLOCK 3.3V RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| FS7145-01-XTP | 功能描述:时钟发生器及支持产品 I2C PLL CLOCK 3.3V RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
发布紧急采购，3分钟左右您将得到回复。