- 您现在的位置：买卖IC网 > PDF目录370643 > HMS30C7210 (Electronic Theatre Controls, Inc.) ARM Based 32-Bit Microprocessor PDF资料下载
参数资料
| 型号： | HMS30C7210 |
| 厂商： | Electronic Theatre Controls, Inc. |
| 英文描述： | ARM Based 32-Bit Microprocessor |
| 中文描述： | 基于ARM的32位微处理器 |
| 文件页数： | 7/161页 |
| 文件大小： | 973K |
| 代理商： | HMS30C7210 |
第1页第2页第3页第4页第5页第6页当前第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页
HMS30C7110
2003 MagnaChip Semiconductor Ltd. All Rights Reserved
Version 1.5
7
Tables
Table 1.1 PQFP Pin List..............................................................................................17
Table 1.2 Pin Description............................................................................................26
Table 2.1 Power-up Configuration.............................................................................32
Table 2.2 System Memory Map : SDRAM_REMAP = 0.............................................33
Table 2.3 System Memory Map : SDRAM_REMAP = 1.............................................34
Table 2.4 Register Map at AMBA Peri-Bus...............................................................35
Table 2.5 Register Map at AMBA Host-Bus..............................................................37
Table 2.6 Cache and Write Buffer Control Register .................................................42
Table 2.7 Registers for PLL & Watchdog Timer.......................................................47
Table 2.8 PLL control..................................................................................................47
Table 2.9 Watch Dog Timer control...........................................................................48
Table 2.10 Watch Dog Timer Interval........................................................................48
Table 2.11 Main PLL Control......................................................................................49
Table 2.12 PLL Status.................................................................................................50
Table 2.13 Registers for ROM controller...................................................................54
Table 2.14 Configuration Registers Bit Definition.....................................................54
Table 2.15 Registers for SDRAM controller..............................................................59
Table 2.16 Configuration register ..............................................................................59
Table 2.17 Timing register .........................................................................................60
Table 2.18 Refresh Interval........................................................................................61
Table 2.19 INIT Control register................................................................................62
Table 2.20 Address Control register..........................................................................63
Table 2.21 Initialization Sequence..............................................................................65
Table 2.22 Registers for Ethernet MAC.....................................................................71
Table 2.23 MAC Mode Register Bit Definition ..........................................................73
Table 2.24 Interrupt Source Bit Definition.................................................................75
Table 2.25 Interrupt Enable Bit Definition.................................................................76
Table 2.26 Inter-Frame Gap Register........................................................................79
Table 2.27 Collision Configuration Definition............................................................80
Table 2.28 Transmit Buffer Address..........................................................................80
相关PDF资料 |
PDF描述 |
|---|---|
| HMS30C7080 | Mobile Phone Camera Back-End Processor |
| HMS30C7202 | 32-bit ARM7TDMI RISC static CMOS CPU core |
| HMS30C7202N | Highly-intergrated MPU |
| HMS81C2012A | CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver |
| HMS81C2012AK | CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver |
相关代理商/技术参数 |
参数描述 |
|---|---|
| HMS3224M3 | 制造商:HANBIT 制造商全称:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit) |
| HMS3224M3-10 | 制造商:HANBIT 制造商全称:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit) |
| HMS3224M3-12 | 制造商:HANBIT 制造商全称:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit) |
| HMS3224M3-15 | 制造商:HANBIT 制造商全称:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit) |
| HMS3224M3-17 | 制造商:HANBIT 制造商全称:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit) |
发布紧急采购，3分钟左右您将得到回复。